[發明專利]半導體器件

有效

• 申請號: 201810725247.8
• 申請日: 2018-07-04
• 公開（公告）號: CN109273448B
• 公開（公告）日: 2023-08-22
• 發明（設計）人: 辛承俊;樸玄睦;申重植
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H10B41/30
• 分類號: H10B41/30;H10B41/27;H10B43/30;H10B43/27
• 代理公司: 北京市立方律師事務所 11330
• 代理人: 李娜

一種半導體器件包括：柵電極，沿著垂直于襯底的上表面的方向堆疊，柵電極在與所述襯底的上表面平行的第一方向上延伸到不同的長度，每個柵電極包括在垂直于第一方向且與所述襯底的上表面平行的第二方向上彼此隔開的子柵電極以及將其中的子柵電極彼此連接的至少一個柵極連接部；通道，垂直于襯底的上表面延伸穿過柵電極；以及虛設通道，垂直于襯底的上表面延伸穿過柵電極，虛設通道包括以行和列布置的第一虛設通道以及在包括柵極連接部的區域中布置在第一虛設通道之間的第二虛設通道。

相關申請的交叉引用

于2017年7月18日向韓國知識產權局提交的標題為“Semiconductor?Device(半導體器件)”的第10-2017-0090804號韓國專利申請通過引用被全部并入本文。

技術領域

實施例涉及半導體器件。

背景技術

半導體器件需要處理大量數據，但半導體器件的體積卻正在減小。因此，需要提高形成這種半導體器件的半導體元件的集成度。相應地，作為提高半導體器件的集成度的方法，已經提出了具有垂直晶體管結構而不是平面晶體管結構的半導體器件。

發明內容

根據實施例的一方面，半導體器件可以包括：柵電極，沿著垂直于襯底的上表面的方向堆疊，柵電極在與所述襯底的上表面平行的第一方向上延伸到不同的長度，每個柵電極包括在垂直于第一方向且與所述襯底的上表面平行的第二方向上彼此隔開的子柵電極和將其中的子柵電極彼此連接的柵極連接部；通道，垂直于襯底的上表面延伸穿過柵電極；以及虛設通道，垂直于襯底的上表面延伸穿過柵電極，虛設通道包括以行和列布置的第一虛設通道以及在包括柵極連接部的區域中布置在第一虛設通道之間的第二虛設通道。

根據實施例的另一方面，半導體器件可以包括：柵電極，包括垂直于襯底的上表面彼此隔開并且堆疊的子柵電極以及在相同的層中將子柵電極的一部分彼此連接的柵極連接部；通道，穿過柵電極并且垂直于襯底延伸；以及虛設通道，穿過柵極連接部或柵極連接部附近的子柵電極并且垂直于襯底延伸。

根據實施例的再一方面，半導體器件可以包括：襯底，具有第一區域和第二區域；柵電極，在第一方向上彼此隔開，在第一區域中垂直于襯底的上表面并且堆疊，并且在第二區域中在垂直于第一方向的第二方向上延伸不同的長度；第一隔離區域，在第一區域和第二區域中穿過柵電極并且在第二方向上延伸，并且設置為在垂直于第一方向和第二方向的第三方向上彼此隔開；多個第二隔離區域，在第一隔離區域之間穿過柵電極，并且設置為在第二方向上彼此隔開；通道，穿過第一區域中的柵電極并且垂直于襯底延伸；以及虛設通道，穿過柵電極并且垂直于襯底延伸，并且包括以行和列布置的第一虛設通道以及設置為與第二隔離區域彼此隔開的區域相鄰的第二虛設通道。

附圖說明

通過參照附圖詳細描述示例性實施例，對于本領域技術人員而言特征將變得顯而易見，在附圖中：

圖1示出了根據示例實施例的半導體器件的示意性框圖；

圖2示出了根據示例實施例的半導體器件的存儲單元陣列的等效電路圖；

圖3示出了根據示例實施例的半導體器件的示意性平面圖；

圖4A至圖4D示出了根據示例實施例的半導體器件的示意性剖視圖；

圖5示出了根據示例實施例的半導體器件的柵電極的分解立體圖；

圖6至圖11示出了根據示例實施例的半導體器件的示意性平面圖；

圖12示出了根據示例實施例的半導體器件的一部分的立體圖；

圖13A至圖13C、圖14A、圖14B、圖15A、圖15B、圖16A、圖16B、圖17A、圖17B、圖18A和圖18B示出了根據示例實施例的制造半導體器件的方法中的階段的示意性平面圖和剖視圖；