[發明專利]一種PD設備的防浪涌電路

在審

• 申請號: 201810717508.1
• 申請日: 2018-07-03
• 公開（公告）號: CN108683167A
• 公開（公告）日: 2018-10-19
• 發明（設計）人: 鞏令風;譚在超;丁國華;羅寅;張勝
• 申請（專利權）人: 蘇州鍇威特半導體有限公司
• 主分類號: H02H9/02
• 分類號: H02H9/02
• 代理公司: 南京眾聯專利代理有限公司 32206
• 代理人: 呂書桁

本發明涉及一種PD設備的防浪涌電路，包括設置在協議芯片內部的單電源運放、第一MOS管、運放、第一電流源、分壓電阻、熔絲修調電路、采樣電阻、第二MOS管，單電源運放的正輸入端接第一電流源，單電源運放的負輸入端接運放的輸出端，單電源運放的輸出端接第一MOS管的柵極，第一MOS管的漏極接GND，第一MOS管的源極接運放的正輸入端，運放的負輸入端接VSS，采樣電阻接入運放的正輸入端和VSS之間，分壓電阻的一端接熔絲修調電路，另一端接VSS，第二MOS管的漏極接第一MOS管的柵極，第二MOS管的柵極連接協議芯片內的使能端EN，第二MOS管的源極接GND。本電路可精確控制上電時流入協議芯片的最大電流，保護協議芯片，提高了用戶產品的集成度。

技術領域

本發明涉及集成電路設計技術領域，尤其涉及一種PD(Powered Device)設備的防浪涌電路，具體地說是一種應用在POE(Power Over Ethernet)電源管理芯片中的防浪涌保護電路。

背景技術

浪涌電流指電源接通瞬間，流入電源設備的峰值電流。由于輸入濾波電容迅速充電，所以該峰值電流遠遠大于穩態輸入電流；過大的峰值電流會損害電源設備，因而工程中通常需要對浪涌電流進行抑制處理。

PD(Powered Device)是POE協議標準中的受電設備，主要包括協議芯片和DC-DC芯片，當PD設備符合供電條件進行供電時，協議芯片打開內部功率管(如圖1)，VDD-GND-VSS形成電流通路，接收PSE(Power via MDI Sourcing Equipment)提供的經過AC-DC轉換的直流電VDD。在協議芯片內功率管開啟的瞬間，由于DC-DC模塊VDD和GND存在輸入濾波電容(C2)，在GND-VSS之間會存在浪涌電流如圖2所示，電流過大則會損害設備。

目前，針對浪涌電流的抑制主要采用瞬態二極管、氣體放電管、金屬氧化物壓敏電阻等分立器件，如圖1中的TVS器件能夠消除浪涌電流帶來的的脈沖尖峰從而保護整流橋和協議芯片，然而DC-DC模塊在通過GND放電到VSS時，C2下極板放電帶來的浪涌電流則會損壞協議芯片。

發明內容

本發明主要從協議芯片內部著手，結合IEEE802.3.af協議標準，提供了一種結構簡單且防浪涌電流效果佳的PD設備的防浪涌電路，具體是一種片上防浪涌電路，該電路可精確控制上電時流入協議芯片的最大電流，保護協議芯片的同時能夠提高用戶產品的集成度，并且也縮減了成本。

為了實現上述目的，本發明采用的技術方案為，一種PD設備的防浪涌電路，包括設置在協議芯片內部的高增益運算放大器、第一MOS管、運算放大器、第一電流源、分壓電阻、熔絲修調電路、采樣電阻、第二MOS管、電源地GND和數字地VSS，電源VDD連接DC_DC模塊的輸入端，DC_DC模塊的接地端連接電源地GND，高增益運算放大器的正輸入端連接在第一電流源和熔絲修調電路之間，高增益運算放大器的負輸入端連接運算放大器的輸出端，高增益運算放大器的輸出端連接第一MOS管的柵極，第一MOS管的漏極連接電源地GND，第一MOS 管的源極連接運算放大器的正輸入端，運算放大器的負輸入端連接數字地VSS，采樣電阻接入運算放大器的正輸入端和數字地VSS之間，分壓電阻的一端連接熔絲修調電路，分壓電阻的另一端連接數字地VSS，第二MOS管的漏極連接第一MOS管的柵極，第二MOS管的柵極連接協議芯片內的使能端EN(使能端具體是由設置在協議芯片內的常規的VDD電壓檢測模塊提供)，第二MOS管的源極連接數字地VSS。

作為本發明的一種改進，所述高增益運算放大器采用單電源運放，其在靜態工作點的輸入共模電壓由第一電流源、熔絲修調電路和分壓電阻決定，從而也決定了高增益運算放大器的輸出電壓。