[發明專利]一種基于FPGA的RSSP-II協議MAC碼快速驗證裝置

有效

• 申請號: 201810715086.4
• 申請日: 2018-07-03
• 公開（公告）號: CN108933788B
• 公開（公告）日: 2020-11-06
• 發明（設計）人: 王小敏;張啟鶴;張文芳;史增樹
• 申請（專利權）人: 西南交通大學
• 主分類號: H04L29/06
• 分類號: H04L29/06;H04L9/32;H04L9/06;H04W12/00
• 代理公司: 成都信博專利代理有限責任公司 51200
• 代理人: 舒啟龍

一種基于FPGA的RSSP?II協議MAC碼快速驗證裝置，FPGA1和FPGA2中均通過編程語言硬件編程有以下模塊：數據接口模塊、MAC調度模塊、DES模塊、雙通道比較模塊。其中DES模塊包括DES頂模塊，DES core模塊，Key_schedule子密鑰生成模塊，crp單輪循環模塊。雙通道比較模塊用于兩個FPGA間通信，構成二取二結構，當兩個FPGA結果不一致時，通過數據接口模塊給CPU發送雙通道比較狀態標志；若通過雙通道比較，則進行后續消息傳輸，否則進入錯誤處理程序。本發明采用有限狀態機以及流水線的設計方法，在保證處理速度的基礎上，充分考慮到系統資源的消耗，達到了速度與面積的平衡。本發明有效降低了高速鐵路車地無線安全通信RSSP?II協議的CPU資源占用，極大提高數據吞吐量，縮短鑒權時延，具有更高的安全性和可靠性。

技術領域

本發明涉及軌道交通安全通信技術領域，特別是涉及適應于CTCS-3(ChineseTrain Control System-3)級列車運行控制系統通信過程中對安全性及時延性有嚴苛要求的無線通信系統。

背景技術

在CTCS-3級列控系統中RBC(Radio Block Center)無線閉塞中心與TSRS(Temporary Speed Restriction Server)臨時限速服務器、RBC與RBC設備、RBC設備與車載系統設備之間通信交互過程中，按照RSSP-II(Railway Signal Security Protocol-II)鐵路信號安全通信協議規定，需要滿足EN50159-2中對于開放網絡通信的安全要求。通信雙方在MASL消息鑒定安全層分別運行消息源驗證安全程序，生成消息驗證碼來保證傳輸中消息的真實性和完整性。

目前主流的消息源驗證方法是在CPU中進行MAC(Message Authentication Code)生成與校驗過程。但是這種CPU軟件編程的實現方式存在很多弊端：

(1)CPU系統資源占用。MASL層的消息驗證碼以DES數據加密標準為基本算法，生成過程中經過多輪迭代和數據處理過程，需要消耗大量的系統資源并占用處理時間。CPU作為核心的運算處理單元，如果將過多的資源耗費在MAC校驗過程中，對設備的處理能力的提升是一個阻礙。

(2)軟件編程方式處理效率不高。采用CPU編程方式完成消息源驗證過程需要幾十ms甚至更長時間，限制了RBC與車載設備端到端通信時延的進一步縮短。

發明內容

本發明的目的是針對現有技術中存在的問題，提供一種安全高速的基于FPGA(Field Programmable Gate Array)的RSSP-II協議MAC碼的驗證裝置，旨在解放CPU資源占用，極大地提高數據吞吐量。

由于傳統CPU軟件編程方式實現消息源驗證過程占用CPU系統資源，且處理效率不高，不利于RBC列控設備性能和處理能力的進一步提升，以及RBC與車載設備通信時延的進一步縮短。

本發明所采用的技術方案是：一種基于FPGA的RSSP-II協議MAC碼快速驗證裝置，FPGA1通過片內UART與CPU1以及無線模塊進行通信，CPU1通過16位并行總線與本地外圍控制及通信電路通信；FPGA2通過片內UART與CPU2以及無線模塊進行通信，CPU2通過16位并行總線與本地外圍控制及通信電路通信；FPGA1與FPGA2間雙通道比較通過片內UART完成；CPU1與CPU2間雙通道比較通過UART完成；上述CPU1和CPU2的型號相同；上述FPGA1和FPGA2中均通過編程語言硬件編程有以下模塊：

數據接口模塊：用于接收CPU待處理數據和雙通道MAC校驗數據，包括明文數據、密鑰數據、寫標志、數據結束標志；數據接口模塊內部采用兩個16轉64位的數據FIFO，并采用控制狀態機，根據輸入數據信息進行狀態跳轉，將64位的明文及3個輪密鑰分別存入不同寄存器并向MAC調度模塊傳輸，同時產生MAC調度模塊狀態機的一系列控制信號，并輸出允許寫標志；