[發明專利]一種基于FPGA的RSSP-II協議MAC碼快速驗證裝置

有效

• 申請號: 201810715086.4
• 申請日: 2018-07-03
• 公開（公告）號: CN108933788B
• 公開（公告）日: 2020-11-06
• 發明（設計）人: 王小敏;張啟鶴;張文芳;史增樹
• 申請（專利權）人: 西南交通大學
• 主分類號: H04L29/06
• 分類號: H04L29/06;H04L9/32;H04L9/06;H04W12/00
• 代理公司: 成都信博專利代理有限責任公司 51200
• 代理人: 舒啟龍

1.一種基于FPGA的RSSP-II協議MAC碼快速驗證裝置，其特征在于，FPGA1通過片內UART與CPU1以及無線模塊進行通信，CPU1通過16位并行總線與本地外圍控制及通信電路通信；FPGA2通過片內UART與CPU2以及無線模塊進行通信，CPU2通過16位并行總線與本地外圍控制及通信電路通信；FPGA1與FPGA2間雙通道比較通過片內UART完成；CPU1與CPU2間雙通道比較通過UART完成；上述CPU1和CPU2的型號相同；上述FPGA1和FPGA2中均通過編程語言硬件編程有以下模塊：

數據接口模塊：用于接收CPU待處理數據和雙通道MAC校驗數據，包括明文數據、密鑰數據、寫標志、數據結束標志；數據接口模塊內部采用兩個16轉64位的數據FIFO，并采用控制狀態機，根據輸入數據信息進行狀態跳轉，將64位的明文及3個輪密鑰分別存入不同寄存器并向MAC調度模塊傳輸，同時產生MAC調度模塊狀態機的一系列控制信號，并輸出允許寫標志；

MAC調度模塊：用于產生DES模塊的控制標志及寄存器數據分配，并完成異或運算基本運算過程；采用控制狀態機模型，根據接收到的數據接口模塊的數據及控制標志，以及DES模塊產生的數據及控制標志進行狀態的跳轉；MAC調度模塊將處理的數據及控制信息發送至DES模塊，控制DES模塊的數據操作及狀態機的跳轉；

DES模塊：用于實現MAC驗證碼生成的底層DES算法；DES模塊包括DES頂層模塊、DES_core模塊、key_schedule子密鑰生成模塊、crp單輪循環模塊；

DES頂層模塊：主要完成子模塊的實例化和調用功能；

DES_core模塊：用于完成初始置換操作、逆初始置換操作、16輪循環控制，采用控制狀態機，根據來自MAC調度模塊的控制信息進行狀態跳轉，生成輪控制標志，輸出為忙標志、加解密完成標志以及64位的一輪DES結果，分別傳送至MAC調度模塊和數據接口模塊進行狀態機控制及運算處理；

Key_schedule子密鑰生成模塊：用于產生16輪迭代運算的輪密鑰，采用流水線設計方式，即在每一個基本運算單元后插入一級寄存器，共插入16級寄存器，下一個基本運算單元執行時調用上一級寄存器的值就構成了16級的寄存器；

crp單輪循環模塊：用于完成DES運算中的一輪基本運算，包括擴展E置換、異或運算、S盒置換以及P盒變化；置換及異或運算等基本運算均可使用assign語句實現，S盒采用查表法進行實現，查表法的本質是一個RAM，通過地址輸入進行存儲區的對應，輸出4位的特定數據；

雙通道比較模塊：用于兩個FPGA間通信，構成二取二結構，當兩個FPGA結果不一致時，通過數據接口模塊給CPU發送雙通道比較狀態標志；若通過雙通道比較，則進行后續消息傳輸，否則進入錯誤處理程序。

2.根據權利要求1所述的一種基于FPGA的RSSP-II協議MAC碼快速驗證裝置，其特征在于，所述無線模塊包括無線收發裝置，該無線模塊與鐵路系統無線通信設備進行通信。