[發明專利]嵌入式存儲器測試方法

在審

• 申請號: 201810697560.5
• 申請日: 2018-06-29
• 公開（公告）號: CN108899060A
• 公開（公告）日: 2018-11-27
• 發明（設計）人: 謝晉春;辛吉升
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C29/12
• 分類號: G11C29/12
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 戴廣志

本發明公開了一種嵌入式存儲器測試方法，包含：第1步，針對一個嵌入式存儲器芯片，芯片上包含有多個容量相同的存儲器；第2步，通過使用一個管腳PIN來定義是否對所有存儲器操作；第3步，每個存儲器的測試結果使用一個狀態來表示；第4步，將所有存儲器的最終測試結果輸出到IO時，按照一個輸出bit對應一個存儲器的結果來定義輸出。本發明針對包含有n個容量相同的存儲器的芯片，其所有存儲器的測試時間T基本同一個存儲器的測試時間Tn差異不大，有效節省了測試時間，大大提高了測試效率。

技術領域

本發明涉及半導體器件制造與測試領域，特別是指一種嵌入式存儲器測試方法。

背景技術

在半導體行業，芯片設計中，某些SOC產品，需要用到多個嵌入式存儲器(EE或者flash兩個或者兩個以上)，有些產品中使用的嵌入式存儲器大小類型等均是相同的。在晶圓級的量產測試中，目前一般均是對這些SOC產品中的多個嵌入式存儲器串行測試的，也就是說先測試一個嵌入式存儲器，再接著測試下一個嵌入式存儲器，一直測試到最后一個存儲器為止。

假如在一個晶圓上含有兩種類型、大小相同的嵌入式存儲器測試時，通過一個MODE選擇信號來選擇存儲器一或者存儲器二進行測試，見圖1。

假如在一個晶圓上含有八種類型、大小相同的嵌入式存儲器測試時，通過三個MODE選擇信號來選擇存儲器一或者存儲器二進行測試，見圖2。

由上述可知，一個含有多個嵌入式存儲器的SOC芯片，晶圓級存儲器測試時間為T＝n*tn，其中n為SOC中含有嵌入式存儲器的數量，tn為單個嵌入式存儲器的測試時間。可見，按照目前的方式測試，SOC中含有的嵌入式存儲器數量越多，測試時間越長。

BIST是在設計時在電路中植入相關功能電路用于提供自我測試功能的技術，以此降低器件測試對自動測試設備(ATE)的依賴程度。

發明內容

本發明所要解決的技術問題在于提供一種嵌入式存儲器測試方法。

為解決上述問題，本發明所述的一種嵌入式存儲器測試方法，包含如下的步驟：

第1步，針對一個嵌入式存儲器芯片，芯片上包含有多個容量相同的存儲器；

第2步，通過使用一個管腳PIN來定義是否對所有存儲器操作；

第3步，每個存儲器的測試結果使用一個狀態來表示；

第4步，將所有存儲器的最終測試結果輸出到IO時，按照一個輸出bit對應一個存儲器的結果來定義輸出。

進一步地，所述第2步，使用一個管腳PIN或者幾個管腳PIN的組合來進入BIST模式；或者是使用一組特定命令發送至芯片的相應管腳PIN來使芯片進入BIST模式；或者是使用前述方法的組合。

進一步地，所述第2步，所述對管腳PIN的定義是，當管腳PIN為高電平時，表示芯片進入BIST模式，在此模式下能對存儲器進行操作測試。

進一步地，所述第2步中使用的管腳PIN能被復用。

進一步地，所述第3步中，通過使用L代表測試結果為PASS，H代表測試結果為FAIL。

進一步地，所述第4步中，定義輸出bit同內部存儲器FM的對應關系，bit0對應存儲器FM0,bit1對應存儲器FM1…,以此類推。

本發明所述的嵌入式存儲器測試方法，其所有存儲器的測試時間T基本同一個存儲器的測試時間Tn差異不大，有效節省了測試時間，大大提高了測試效率。

附圖說明

圖1是含有兩個類型，大小相同的嵌入式存儲器測試時，通過一個MODE選擇信號來選擇存儲器一或者存儲器二進行測試的示意圖。