[發明專利]嵌入式存儲器測試方法在審
| 申請號： | 201810697560.5 | 申請日： | 2018-06-29 |
| 公開（公告）號： | CN108899060A | 公開（公告）日： | 2018-11-27 |
| 發明（設計）人： | 謝晉春;辛吉升 | 申請（專利權）人： | 上海華虹宏力半導體制造有限公司 |
| 主分類號： | G11C29/12 | 分類號： | G11C29/12 |
| 代理公司： | 上海浦一知識產權代理有限公司 31211 | 代理人： | 戴廣志 |
| 地址： | 201203 上海市浦東*** | 國省代碼： | 上海;31 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 存儲器 嵌入式存儲器 測試 芯片 輸出 最終測試結果 存儲器操作 測試效率 管腳 | ||
1.一種嵌入式存儲器測試方法，其特征在于：
第1步，針對一個嵌入式存儲器芯片，確定該芯片上包含有多個容量相同的存儲器；
第2步，通過使用一個管腳PIN來定義是否對所有存儲器操作；
第3步，每個存儲器的測試結果使用一個狀態來表示；
第4步，將所有存儲器的最終測試結果輸出到IO時，按照一個輸出bit對應一個存儲器的結果來定義輸出。
2.如權利要求1所述的嵌入式存儲器測試方法，其特征在于：所述第2步，使用一個管腳PIN或者幾個管腳PIN的組合來進入BIST模式；或者是使用一組特定命令發送至芯片的相應管腳PIN來使芯片進入BIST模式；或者是使用前述方法的組合。
3.如權利要求1所述的嵌入式存儲器測試方法，其特征在于：所述第2步，所述對管腳PIN的定義是，當管腳PIN為高電平時，表示芯片進入BIST模式，在此模式下能對存儲器進行操作測試。
4.如權利要求1所述的嵌入式存儲器測試方法，其特征在于：所述第2步中使用的管腳PIN能被復用。
5.如權利要求1所述的嵌入式存儲器測試方法，其特征在于：所述第3步中，通過使用L代表測試結果為PASS，H代表測試結果為FAIL。
6.如權利要求1所述的嵌入式存儲器測試方法，其特征在于：所述第4步中，定義輸出bit同內部存儲器FM的對應關系，bit1對應存儲器FM1,bit2對應存儲器FM2…,以此類推。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于上海華虹宏力半導體制造有限公司，未經上海華虹宏力半導體制造有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810697560.5/1.html，轉載請聲明來源鉆瓜專利網。
