[發明專利]一種CMOS薄膜晶體管及其制作方法

有效

• 申請號: 201810697306.5
• 申請日: 2018-06-29
• 公開（公告）號: CN109103203B
• 公開（公告）日: 2021-03-05
• 發明（設計）人: 肖東輝
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/77;H01L21/8238
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 鐘子敏

1.一種CMOS薄膜晶體管，其特征在于，所述薄膜晶體管包括：

基板，形成于所述基板上的多晶硅層，形成于所述多晶硅層上的非晶碳膜層，形成于所述非晶碳膜層上的絕緣層和柵極層，其中，所述非晶碳膜層為致密層，以在對所述薄膜晶體管進行高溫退火，以進行離子活化時，阻隔所述多晶硅層中摻雜離子的滲透，將摻雜離子限制在所述多晶硅層，所述非晶碳膜的厚度為80～120埃。

2.根據權利要求1所述的CMOS薄膜晶體管，其特征在于，所述非晶碳膜為由sp2、sp3雜化碳組成的非晶態和微晶態結構的含氫碳膜。

3.根據權利要求2所述的CMOS薄膜晶體管，其特征在于，所述非晶碳膜為類石墨型非晶碳膜、類金剛石型非晶碳膜或類聚合物型非晶碳膜。

4.一種CMOS薄膜晶體管的制作方法，其特征在于，所述方法包括：

提供基板，在所述基板上形成多晶硅層；

在所述多晶硅層上形成非晶碳膜層，所述非晶碳膜的厚度為80～120埃；其中，所述非晶碳膜層為致密層，以阻隔所述多晶硅層中摻雜離子的滲透，將摻雜離子限制在所述多晶硅層；

在所述非晶碳膜層上依次形成絕緣層和柵極層；

對所述薄膜晶體管進行高溫退火，以進行離子活化。

5.根據權利要求4所述的CMOS薄膜晶體管的制作方法，其特征在于，所述在多晶硅層上形成非晶碳膜層包括：

以乙炔和氫氣的混合氣體為反應氣體，利用等離子體化學氣象沉積法在所述多晶硅層上形成所述非晶碳膜層。

6.根據權利要求5所述的CMOS薄膜晶體管的制作方法，其特征在于，所述以乙炔和氫氣的混合氣體為反應氣體，利用等離子體化學氣象沉積法在所述多晶硅層上形成所述非晶碳膜層包括：

控制所述反應氣體中氫氣和乙炔的氣體流量比，使制得的非晶碳膜層為類石墨型非晶碳膜、類金剛石型非晶碳膜或類聚合物型非晶碳膜。

7.根據權利要求6所述的CMOS薄膜晶體管的制作方法，其特征在于，所述控制反應氣體中氫氣和乙炔的氣體流量比，使制得的非晶碳膜層為類石墨型非晶碳膜、類金剛石型非晶碳膜或類聚合物型非晶碳膜包括：

隨著所述反應氣體中氫氣和乙炔流量比的增大，所述非晶碳膜由類石墨型向類金剛石型轉變，再向類聚合物型轉變。

8.根據權利要求4所述的CMOS薄膜晶體管的制作方法，其特征在于，所述在基板上形成多晶硅層，在所述多晶硅層上形成非晶碳膜層包括：

在所述基板上依次形成遮光層、緩沖層和多晶硅層，其中所述多晶硅層分為對應第一型晶體管的第一多晶硅層以及對應第二型晶體管的第二多晶硅層；

對所述第一多晶硅層進行第一程度摻雜；

在所述第一多晶硅層和第二多晶硅層上形成非晶碳膜層。

9.根據權利要求8所述的CMOS薄膜晶體管的制作方法，其特征在于，所述在所述非晶碳膜層上依次形成絕緣層和柵極層之后包括：

對所述第二多晶硅層進行第二程度摻雜。