[發(fā)明專利]校準(zhǔn)片及基于該校準(zhǔn)片對(duì)固態(tài)微波器件測(cè)試系統(tǒng)校準(zhǔn)的方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201810695769.8
• 申請(qǐng)日: 2018-06-29
• 公開（公告）號(hào): CN109061534A
• 公開（公告）日: 2018-12-21
• 發(fā)明（設(shè)計(jì)）人: 殷玉喆;溫禮瑞;張旭勤
• 申請(qǐng)（專利權(quán)）人: 中國電子技術(shù)標(biāo)準(zhǔn)化研究院
• 主分類號(hào): G01R35/00
• 分類號(hào): G01R35/00
• 代理公司: 工業(yè)和信息化部電子專利中心 11010
• 代理人: 于金平

本發(fā)明公開了一種校準(zhǔn)片及基于該校準(zhǔn)片對(duì)固態(tài)微波器件測(cè)試系統(tǒng)校準(zhǔn)的方法，本發(fā)明通過將水平薄膜電阻進(jìn)行蛇形布線，或者通過將垂直薄膜電阻設(shè)置為多段并聯(lián)的薄膜電阻，以使水平薄膜電阻與垂直薄膜電阻的比值r大于4:1或小于1:4，從而實(shí)現(xiàn)高駐波比的標(biāo)準(zhǔn)片。

技術(shù)領(lǐng)域

本發(fā)明涉及固態(tài)微波器件計(jì)量測(cè)試技術(shù)領(lǐng)域，特別是涉及一種大駐波比校 準(zhǔn)片及基于該校準(zhǔn)片對(duì)固態(tài)微波器件測(cè)試系統(tǒng)進(jìn)行校準(zhǔn)的方法。

背景技術(shù)

現(xiàn)有同軸或波導(dǎo)校準(zhǔn)件，由于制作工藝等原因，只具備VSWR＝1.1、1.5、 2.0三種標(biāo)稱值的同軸駐波比校準(zhǔn)片，而不具備VSWR≥2的大駐波比校準(zhǔn)件。 例如，美國Maury公司相關(guān)產(chǎn)品，采用失配負(fù)載制作，只具備VSWR＝1.1、1.5、 2.0三種標(biāo)稱值的同軸駐波比校準(zhǔn)件。同時(shí)也缺乏VSWR≥2的大駐波比校準(zhǔn)片。 缺乏大駐波比同軸校準(zhǔn)件導(dǎo)致封裝后器件的微波有源電參數(shù)測(cè)試系統(tǒng)只能進(jìn) 行駐波比VSWR≤2的直通校準(zhǔn)，而不能進(jìn)行VSWR≥2的大駐波比校準(zhǔn)；缺乏大 駐波比校準(zhǔn)片導(dǎo)致未封裝裸芯片的在片測(cè)試系統(tǒng)只能進(jìn)行駐波比VSWR≤2的直 通校準(zhǔn)，而不能進(jìn)行VSWR≥2的大駐波比校準(zhǔn)，大駐波比條件是該測(cè)試系統(tǒng)通常使用的工作條件，校準(zhǔn)條件與使用條件不一致，導(dǎo)致校準(zhǔn)精度不高，量程不 覆蓋。

也就是說，現(xiàn)有技術(shù)中不能制作VSWR≥2的大駐波比校準(zhǔn)片以及大駐波比 同軸校準(zhǔn)件。

發(fā)明內(nèi)容

本發(fā)明提供了一種基于大駐波比的校準(zhǔn)片，以及在此基礎(chǔ)上封裝得到的同 軸大駐波比校準(zhǔn)件，在片測(cè)試系統(tǒng)，以及對(duì)封裝后器件的微波有源電參數(shù)測(cè)試 系統(tǒng)進(jìn)行校準(zhǔn)方法，以解決現(xiàn)有技術(shù)不能制作駐波比VSWR≥2的大駐波比校準(zhǔn) 片的問題。

本發(fā)明第一實(shí)施例提供了一種大駐波比的校準(zhǔn)片，包括：共面波導(dǎo)型平衡 電橋結(jié)構(gòu)和微帶電路型平衡電橋結(jié)構(gòu)；

所述共面波導(dǎo)型平衡電橋結(jié)構(gòu)和所述微帶電路型平衡電橋結(jié)構(gòu)內(nèi)均設(shè)置 中間島；

所述中間島，水平方向，分別通過兩個(gè)水平薄膜電阻與微波輸入輸出信號(hào) 線連接，垂直方向，分別通過兩個(gè)垂直薄膜電阻與共面波導(dǎo)地或微帶地連接；

通過調(diào)整水平薄膜電阻與垂直薄膜電阻的比值r得到大駐波比的校準(zhǔn)片。

可選地，所述水平薄膜電阻采用蛇形布線，以使水平薄膜電阻與垂直薄膜 電阻的比值r大于4:1；

所述垂直薄膜電阻為預(yù)設(shè)寬度的多個(gè)并聯(lián)的薄膜電阻，該薄膜電阻被分割 為多段并聯(lián)的薄膜電阻，以使水平薄膜電阻與垂直薄膜電阻的比值r小于1:4。

可選地，所述中間島為一個(gè)金屬區(qū)域。

可選地，所述水平薄膜電阻采用蛇形布線，具體包括：所述中間島與信號(hào) 線之間的水平薄膜電阻為彎曲的折線設(shè)置。

可選地，所述多個(gè)并聯(lián)的薄膜電阻之間間隔預(yù)定寬度的空隙。

可選地，還包括：對(duì)所述標(biāo)準(zhǔn)片進(jìn)行同軸封裝。

可選地，所述對(duì)所述標(biāo)準(zhǔn)片進(jìn)行同軸封裝，具體包括：將標(biāo)準(zhǔn)樣片焊接到 微帶電路上，經(jīng)微帶電路進(jìn)行阻抗匹配后連接封裝腔體的同軸接頭。

本發(fā)明第二實(shí)施例提供一種對(duì)固態(tài)微波器件測(cè)試系統(tǒng)進(jìn)行校準(zhǔn)方法，所述 方法應(yīng)用上述任意一種所述的標(biāo)準(zhǔn)片對(duì)固態(tài)微波器件測(cè)試系統(tǒng)進(jìn)行校準(zhǔn)；

所述固態(tài)微波器件測(cè)試系統(tǒng)包括對(duì)裸芯片的片測(cè)試系統(tǒng)，以及針對(duì)封裝后 器件的同軸或波導(dǎo)測(cè)試系統(tǒng)。

可選地，所述校準(zhǔn)方法包括對(duì)所述固態(tài)微波器件測(cè)試系統(tǒng)進(jìn)行基波及諧波 調(diào)配范圍校準(zhǔn)方法、插入損耗校準(zhǔn)方法、矢量一致性校準(zhǔn)方法、諧波串?dāng)_校準(zhǔn) 方法和駐波比測(cè)試校準(zhǔn)方法。

可選地，所述基波及諧波調(diào)配范圍校準(zhǔn)方法包括：將阻抗調(diào)配器的基波、 諧波都設(shè)置為最大反射系數(shù)狀態(tài)；