[發明專利]半導體器件及其形成方法

有效

• 申請號: 201810688284.6
• 申請日: 2018-06-28
• 公開（公告）號: CN109585554B
• 公開（公告）日: 2022-04-19
• 發明（設計）人: 高琬貽;柯忠祁
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/331
• 代理公司: 北京德恒律治知識產權代理有限公司 11409
• 代理人: 章社杲;李偉

提供了包括具有多個間隔件層的間隔件部件的半導體器件結構。在一個實例中，半導體器件包括：襯底上的有源區，有源區包括源極/漏極區域；位于有源區上方的柵極結構，源極/漏極區域靠近柵極結構；間隔件部件，該間隔件部件具有沿著柵極結構的側壁的第一部分并且具有沿著源極/漏極區域的第二部分，其中，間隔件部件的第一部分包括沿著柵極結構的側壁的塊狀間隔件層，其中，間隔件部件的第二部分包括塊狀間隔件層和處理的密封間隔件層，處理的密封間隔件層沿著源極/漏極區域設置并且位于塊狀間隔件層和源極/漏極區域之間；以及位于間隔件部件上的接觸蝕刻停止層。本發明的實施例還涉及半導體器件及其形成方法。

技術領域

本發明的實施例涉及半導體器件及其形成方法。

背景技術

在追求更高的器件密度、更高的性能和更低的成本的過程中，隨著半導體工業已經進入納米技術工藝節點，來自制造和設計問題的挑戰已經引起了諸如鰭式場效應晶體管(FinFET)的三維設計的發展。典型的FinFET制造有從襯底延伸的鰭結構，例如通過蝕刻至襯底的硅層中。在垂直鰭中形成FinFET的溝道。在鰭結構上方(例如，上面以包裹)提供柵極結構。在溝道上具有柵極結構允許柵極結構周圍的溝道的柵極控制是有益的。FinFET器件具有許多優勢，包括減少短溝道效應和增加電流。

隨著器件尺寸持續按比例縮小，可以通過使用金屬柵電極而不是典型的多晶硅柵電極來改進FinFET器件的性能。形成金屬柵極堆疊件的一個工藝是形成替換柵極的工藝(也稱為“后柵極”工藝)，其中“后”制造最終的柵極堆疊件。然而，在先進的工藝節點中實現這種IC制造工藝存在挑戰。在柵極制造期間對沉積和圖案化工藝的不準確和不適當的控制可能嚴重惡化器件結構的電性能。

發明內容

本發明的實施例提供了一種半導體器件，包括：襯底上的有源區，所述有源區包括源極/漏極區域；柵極結構，位于所述有源區上方，所述源極/漏極區域靠近所述柵極結構；間隔件部件，具有沿著所述柵極結構的側壁的第一部分并且具有沿著所述源極/漏極區域的第二部分，其中，所述間隔件部件的第一部分包括沿著所述柵極結構的側壁的塊狀間隔件層，其中，所述間隔件部件的第二部分包括所述塊狀間隔件層和處理的密封間隔件層，所述處理的密封間隔件層沿著所述源極/漏極區域設置并且位于所述塊狀間隔件層和所述源極/漏極區域之間；以及接觸蝕刻停止層，位于所述間隔件部件上。

本發明的另一實施例提供了一種用于形成半導體器件的方法，包括：通過使用第一工藝氣體的第一原子層沉積工藝在襯底上形成密封間隔件層；通過第二工藝氣體等離子體處理所述密封間隔件層以形成處理的密封間隔件層，其中，所述第一工藝氣體與所述第二工藝氣體不同；通過使用所述第一工藝氣體的第二原子層沉積工藝在所述處理的密封間隔件層上形成塊狀間隔件層；以及沿著柵極結構的側壁將所述處理的密封間隔件層和所述塊狀間隔件層圖案化成柵極間隔件部件。

本發明的又一實施例提供了一種用于形成半導體器件的方法，包括：沿著襯底上的柵極結構的側壁形成間隔件部件，所述間隔件部件包括處理的密封間隔件層和塊狀間隔件層，其中，所述柵極結構形成在有源區上方，所述有源區包括所述襯底上的源極/漏極區域，所述源極/漏極區域靠近所述柵極結構；以及沿著所述柵極結構的側壁去除所述柵極結構和所述處理的密封間隔件層的至少部分，其中，去除所述柵極結構的同時保持沿著所述源極/漏極區域的所述處理的密封間隔件層。

附圖說明

當結合附圖進行閱讀時，從以下詳細描述可最佳理解本發明的各個方面。應該指出，根據工業中的標準實踐，各個部件未按比例繪制。實際上，為了清楚的討論，各個部件的尺寸可以任意地增大或減小。

圖1是根據一些實施例的用于在襯底上制造器件結構的示例性工藝的流程圖；

圖2示出了根據一些實施例的半導體器件結構的立體圖；以及