[發明專利]一種標準單元庫全模型的測試方法及測試系統

有效

• 申請號: 201810685359.5
• 申請日: 2018-06-28
• 公開（公告）號: CN108830008B
• 公開（公告）日: 2022-03-08
• 發明（設計）人: 尹明會;陳嵐;張衛華;周歡歡;王晨
• 申請（專利權）人: 中國科學院微電子研究所
• 主分類號: G06F30/398
• 分類號: G06F30/398;G06F30/392
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 任巖

1.一種標準單元庫全模型的測試方法，其特征在于，包括以下步驟：

步驟201、進行標準單元版圖的多重物理規則檢查，驗證標準單元物理設計規則的正確性，包括：標準單元的隨機拼接檢查、標準單元的測試Pattern添加檢查、標準單元的特殊規則檢查；

步驟202：進行標準單元庫模型的形式驗證，包括標準單元庫模型內容的完整性驗證和標準單元各種庫模型數據間的一致性驗證；

步驟203、進行標準單元庫的電學特性驗證，基于待測標準單元庫和同節點商業標準單元庫，對行業基準電路進行電路綜合；通過統計分析電路綜合的結果，對比待測標準單元庫和同節點商業庫在時序、面積、功耗方面的性能差異；

步驟204、進行標準單元庫的芯片設計硅驗證，將待測標準單元庫用于測試芯片的全流程設計，驗證標準單元庫模型與主流EDA工具的兼容性，邏輯功能正確性，以及時序模型的準確性；其中，測試芯片的電路結構包括邏輯功能驗證模塊和時序性能驗證模塊兩部分核心電路，以及外圍電路模塊。

2.根據權利要求1所述的測試方法，其特征在于，標準單元的隨機拼接檢查包括以下子步驟：

1)創建目標庫和目標單元，輸入待測標準單元庫或待測標準單元GDS版圖文件，輸入待測標準單元名稱列表文件；

2)在目標庫的目標單元中產生所有待測標準單元拼接后的圖形，圖形中待測標準單元的排列順序與待測標準單元列表文件的順序一致；

3)拷貝并翻轉拼接后的圖形，與原來的圖形對齊放置產生VDD和VSS拼接后的待測標準單元版圖；

4)對VDD和VSS拼接后的待測標準單元版圖進行物理設計規則DRC檢查，產生標準單元庫DRC檢查報告，根據DRC檢查報告中的檢查結果修正待測標準單元版圖。

3.根據權利要求1所述的測試方法，其特征在于，標準單元的測試Pattern添加檢查包括以下子步驟：

1)創建目標單元，輸入待測標準單元庫；

2)在距離標準單元左右邊界半金屬規則的地方添加金屬圖形，在標準單元上下邊界VDD/VSS電源地軌道的地方添加電源條帶strap圖形；

3)對添加測試Pattern后的版圖進行DRC檢查，根據檢查結果修正標準單元版圖。

4.根據權利要求1所述的測試方法，其特征在于，標準單元的特殊規則檢查包括以下子步驟：

1)根據工藝物理設計規則和標準單元設計規范，統計標準單元特需的物理設計規則，并計算設計規則的具體數值；

2)將特需的設計規則添加到物理設計規則文件中，形成新的物理設計規則文件；

3)運用新的物理設計規則進行DRC檢查，根據檢查結果修正標準單元版圖。

5.根據權利要求1所述的測試方法，其特征在于，所述步驟202包括：

B1、進行標準單元庫模型內容的完整性驗證，對照各種庫模型的標準內容組份和語法結構，驗證各種庫模型自身的內容完整性和語法結構的正確性；

B2、進行標準單元各種庫模型數據間的一致性驗證，將標準單元庫模型數據兩兩對比，檢查兩種模型數據內容的一致性。

6.根據權利要求1所述的測試方法，其特征在于，所述步驟203包括以下子步驟：

1)、進行行業基準電路綜合環境設置，具體包括綜合約束文件、行業基準電路門級網表、待測單元庫模型、同節點商業庫模型；

2)、進行基準電路綜合，得到綜合結果，具體包括基于待測單元庫的各種約束條件下的基準電路綜合，基于同節點商業庫的各種約束條件下的基準電路綜合；

3)、對綜合結果進行統計分析，具體包括時序約束緊時功耗對比分析、面積約束緊時時序對比分析、時序約束緊時面積對比分析；

4)、根據分析結果，查找出待測單元庫異常的電特性，用于指導修改相應的標準單元庫模型。