[發(fā)明專利]VDMOS及其制造方法

有效

• 申請?zhí)枺?/td>: 201810683880.5
• 申請日: 2018-06-28
• 公開（公告）號: CN110660658B
• 公開（公告）日: 2022-02-18
• 發(fā)明（設(shè)計）人: 王學(xué)良;劉建華;袁志巧;閔亞能
• 申請（專利權(quán)）人: 上海先進半導(dǎo)體制造有限公司
• 主分類號: H01L21/266
• 分類號: H01L21/266;H01L21/336;H01L29/06;H01L29/78
• 代理公司: 上海光華專利事務(wù)所(普通合伙) 31219
• 代理人: 余明偉

本發(fā)明公開了一種VDMOS及其制造方法，VDMOS包括內(nèi)置的續(xù)流二極管，續(xù)流二極管包括相鄰的p型摻雜區(qū)和n型摻雜區(qū)，半導(dǎo)體襯底基片具有第一主面和第二主面，第一主面設(shè)置有第一目標(biāo)摻雜區(qū)，第二主面設(shè)置有第二目標(biāo)摻雜區(qū)，第一目標(biāo)摻雜區(qū)為用于制作p型摻雜區(qū)的區(qū)域，第二目標(biāo)摻雜區(qū)為用于制作n型摻雜區(qū)的區(qū)域，制造方法包括：向第一目標(biāo)區(qū)域中摻雜p型雜質(zhì)離子，以形成p型摻雜區(qū)；向第二目標(biāo)區(qū)域中注入氫離子，以形成n型摻雜區(qū)和復(fù)合中心，復(fù)合中心用于降低續(xù)流二極管的臨界飽和電壓以及加速反向恢復(fù)時間。本發(fā)明采用氫離子注入工藝在n型摻雜層中形成復(fù)合中心，能夠加速內(nèi)置的續(xù)流二極管的反向恢復(fù)速度，提高性能。

技術(shù)領(lǐng)域

本發(fā)明屬于半導(dǎo)體器件及制造工藝技術(shù)領(lǐng)域，尤其涉及一種VDMOS(垂直金屬絕緣柵場效應(yīng)管)及其制造方法。

背景技術(shù)

VDMOS無論是開關(guān)應(yīng)用還是線形應(yīng)用，VDMOS都是理想的功率器件，VDMOS主要應(yīng)用于電機調(diào)速、逆變器、不間斷電源、電子開關(guān)、高保真音響、汽車電器和電子鎮(zhèn)流器等。VDMOS可以分為平面VDMOS和溝槽VDMOS。

有些VDMOS中，會內(nèi)置續(xù)流二極管(freewheel diode)。圖1示出了一種包括內(nèi)置續(xù)流二極管的溝槽VDMOS的半導(dǎo)體器件結(jié)構(gòu)，其中采用虛線示出了續(xù)流二極管D的等效電路。參照圖1，該溝槽VDMOS包括第一n型重?fù)诫s層104、n型摻雜層102、n型輕摻雜層101、第二p型摻雜層108、第三p型摻雜層114、第三n型重?fù)诫s層109、第四n型重?fù)诫s層112、第五n型重?fù)诫s層111、第六n型重?fù)诫s層110、柵氧化層106、柵極107、金屬層源級(Source)113，n型摻雜層102以及第一n型重?fù)诫s層104并聯(lián)構(gòu)成漏極(drain)。其中，第二p型摻雜層108、n型輕摻雜層101、n型摻雜層102構(gòu)成內(nèi)置的續(xù)流二極管D。其中，n型摻雜層102即為續(xù)流二極管D的n型區(qū)。

在制作該續(xù)流二極管的n型區(qū)的過程中，需要在襯底中進行離子注入，形成n型摻雜層。現(xiàn)有技術(shù)中，襯底中進行離子注入以形成該續(xù)流二極管的n型區(qū)的流程中，往往采用注磷推擴技術(shù)。具體參照圖1所示，向半導(dǎo)體襯底基片中注入濃度適宜的磷離子，在半導(dǎo)體襯底的目標(biāo)區(qū)域內(nèi)形成n型摻雜層，該n型摻雜層作為該VDMOS中內(nèi)置的續(xù)流二極管的n型區(qū)。但采用該方法得到的續(xù)流二極管，其反向恢復(fù)速度較慢，導(dǎo)致該VDMOS的性能不佳。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是為了克服現(xiàn)有技術(shù)中VDMOS中的續(xù)流二極管的反向恢復(fù)速度較慢導(dǎo)致該VDMOS的性能不佳的缺陷，提供一種VDMOS及其制造方法。

本發(fā)明是通過下述技術(shù)方案來解決上述技術(shù)問題：

本發(fā)明提供了一種VDMOS的制造方法，所述VDMOS包括內(nèi)置的續(xù)流二極管，所述續(xù)流二極管包括相鄰的p型摻雜區(qū)和n型摻雜區(qū)，所述VDMOS在半導(dǎo)體襯底基片上制造，所述半導(dǎo)體襯底基片具有第一主面和第二主面，所述第一主面設(shè)置有第一目標(biāo)摻雜區(qū)，所述第二主面設(shè)置有第二目標(biāo)摻雜區(qū)，所述第一目標(biāo)摻雜區(qū)與所述第二目標(biāo)摻雜區(qū)相鄰，所述第一目標(biāo)摻雜區(qū)為用于制作所述p型摻雜區(qū)的區(qū)域，所述第二目標(biāo)摻雜區(qū)為用于制作所述n型摻雜區(qū)的區(qū)域，所述VDMOS的制造方法包括以下步驟：

向所述第一目標(biāo)區(qū)域中摻雜p型雜質(zhì)離子，以形成所述p型摻雜區(qū)；

向所述第二目標(biāo)區(qū)域中注入氫離子，以形成所述n型摻雜區(qū)和復(fù)合中心，所述復(fù)合中心用于降低所述續(xù)流二極管的臨界飽和電壓以及加速所述續(xù)流二極管的反向恢復(fù)時間。

較佳地，在向所述第二目標(biāo)區(qū)域中注入氫離子，以形成所述n型摻雜區(qū)和復(fù)合中心的步驟之前，所述VDMOS的制造方法還包括以下步驟：

在所述半導(dǎo)體襯底基片的表面設(shè)置掩膜，所述掩膜包括阻擋區(qū)和透射區(qū)，所述阻擋區(qū)用于阻擋所述氫離子注入所述半導(dǎo)體襯底基片；所述透射區(qū)用于供氫離子穿過，以注入所述半導(dǎo)體襯底基片。