[發(fā)明專利]一種陣列基板的制作方法、陣列基板及顯示面板

在審

• 申請?zhí)枺?/td>: 201810680861.7
• 申請日: 2018-06-27
• 公開（公告）號: CN108807424A
• 公開（公告）日: 2018-11-13
• 發(fā)明（設計）人: 黃奔
• 申請（專利權）人: 武漢華星光電技術有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L21/77;G02F1/13;G02F1/1362
• 代理公司: 深圳市威世博知識產權代理事務所(普通合伙) 44280
• 代理人: 鐘子敏

本申請公開了一種陣列基板的制作方法、陣列基板及顯示面板，該方法包括提供一襯底；在襯底上依次設置第一柵極絕緣層、薄膜層、第二柵極絕緣層和柵極金屬層；依次對柵極金屬層和第二柵極絕緣層進行圖案化蝕刻，并在蝕刻過程中檢測是否蝕刻到薄膜層；如果蝕刻到薄膜層，則停止蝕刻，以避免第一柵極絕緣層被蝕刻；其中，薄膜層材料不同于第二柵極絕緣層材料。通過上述方式，本申請能夠改善離子植入的均勻性，增強電性穩(wěn)定性。

技術領域

本申請涉及顯示技術領域，具體涉及一種陣列基板的制作方法、陣列基板及顯示面板。

背景技術

LTPS(Low Temperature Poly-silicon，低溫多晶硅)技術逐漸成熟并廣泛應用于手機等高解析度產品，當前LTPS制程工藝復雜，設備非常精密昂貴，因此為提高產能和降低成本，只能通過技術改進節(jié)省光罩來實現(xiàn)。再蝕刻(Re-etch)技術可以提升光阻剝離機產能，因此很多廠家都在積極研究此技術，以求產能最大化。

本申請的發(fā)明人在長期研發(fā)中發(fā)現(xiàn)，再蝕刻技術也存在一些缺陷，主要是由于省略光罩后，使用柵極作為輔助定位后進行離子植入，而在形成柵極層之前會先生成GI(GateInsulator，柵極絕緣層)以形成MOS-FET(metal-oxide semiconductor Field EffectTransistor，金屬氧化物半導體場效應管)結構，因此離子植入時需要穿過GI，當前GI厚度一般為離子植入需要約70keV以上的能量，對機臺穩(wěn)定運行和TFT(ThinFilm Transistor，薄膜晶體管)電性(遷移率和閾值電壓)都有較大影響。

后來衍生出進行柵極層蝕刻的同時進行GI蝕刻，即使用干法蝕刻通過調整氣體選擇比先將柵極形狀蝕刻出來在對除柵極覆蓋以外的GI進行蝕刻，降低GI厚度，改善離子植入過程，可以大幅降低離子植入能量，確保穩(wěn)定生產。本申請的發(fā)明人進一步發(fā)現(xiàn)，由于對金屬和非金屬先后進行蝕刻，難以兼顧柵極線寬和蝕刻掉的柵極絕緣層的均勻性，進而剩余的柵極絕緣層的均勻性極難控制，易造成電性不均。

發(fā)明內容

本申請主要解決的問題是提供一種陣列基板的制作方法、陣列基板及顯示面板，能夠改善離子植入的均勻性，增強電性穩(wěn)定性。

為解決上述技術問題，本申請采用的技術方案是提供一種陣列基板的制作方法，該方法包括：提供一襯底；在襯底上依次設置第一柵極絕緣層、薄膜層、第二柵極絕緣層和柵極金屬層；依次對柵極金屬層和第二柵極絕緣層進行圖案化蝕刻，并在蝕刻過程中檢測是否蝕刻到薄膜層；如果蝕刻到薄膜層，則停止蝕刻，以避免第一柵極絕緣層被蝕刻；其中，薄膜層材料不同于第二柵極絕緣層材料。

為解決上述技術問題，本申請采用的另一技術方案是提供一種陣列基板，該陣列基板包括層疊設置的襯底、第一柵極絕緣層、薄膜層、第二柵極絕緣層和柵極金屬層，薄膜層材料不同于第二柵極絕緣層材料。

為解決上述技術問題，本申請采用的另一技術方案是提供一種顯示面板，該顯示面板包括陣列基板、與陣列基板相對設置的彩膜基板以及陣列基板與彩膜基板之間的液晶層，陣列基板為上述的陣列基板。

通過上述方案，本申請的有益效果是：通過在襯底上依次制作第一柵極絕緣層、薄膜層、第二柵極絕緣層和柵極金屬層，薄膜層的材料與第二柵極絕緣層的材料不同；然后依次對柵極金屬層和第二柵極絕緣層進行蝕刻，并在蝕刻過程中檢測是否蝕刻到薄膜層；如果檢測到目前蝕刻到薄膜層，則停止蝕刻，以避免第一柵極絕緣層被蝕刻；由于在蝕刻過程中實時監(jiān)控是否蝕刻到薄膜層以控制蝕刻進程，使得停止蝕刻后，留下性能得到保證且沒有被蝕刻過/被蝕刻量極少的第一柵極絕緣層，改善離子植入的均勻性，增強電性穩(wěn)定性。

附圖說明

為了更清楚地說明本發(fā)明實施例中的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領域普通技術人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。其中：