[發明專利]三維半導體存儲器裝置

在審

• 申請號: 201810677598.6
• 申請日: 2018-06-27
• 公開（公告）號: CN109148462A
• 公開（公告）日: 2019-01-04
• 發明（設計）人: 尹壯根;黃盛珉;任峻成;具教一;趙厚成;金善煐;柳鐵;尹在璇
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11556
• 分類號: H01L27/11556;H01L27/11582
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 張帆;趙南

公開了一種三維半導體存儲器裝置，其包括在襯底上在第一方向上排列的第一溝道組至第三溝道組。第一溝道組至第三溝道組在襯底上沿著第二方向彼此間隔開。第一溝道組至第三溝道組中的每一個包括在垂直于襯底的頂表面的第三方向上延伸的多個豎直溝道。第一溝道組和第二溝道組在第二方向上彼此鄰近并且在第二方向上以第一距離間隔開。第二溝道組和第三溝道組在第二方向上彼此鄰近并且以小于第一距離的第二距離間隔開。

相關申請的交叉引用

本申請要求于2017年6月27日提交的韓國專利申請No.

10-2017-0080913的優先權，該申請的公開以引用方式全文并入本文中。

技術領域

本公開涉及三維半導體存儲器裝置，并且更具體地說，涉及集成度提高的三維半導體存儲器裝置。

背景技術

正在努力增加半導體裝置的集成度。由于半導體裝置的集成度是確定產品價格的一個重要因素，因此特別且越來越需要高集成度。二維或平面半導體裝置的集成度主要基于其單位存儲器單元占用的面積，因此精細圖案的大小是一個因素。然而，需要非常昂貴的加工設備來生產精細圖案，這對增加二維或平面半導體裝置的集成度造成了實際限制。因此，已經提出了具有三維排列的存儲器單元的三維半導體存儲器裝置。

發明內容

本發明構思的一些示例實施例提供了具有提高的集成度的三維半導體存儲器裝置。

本發明構思的特征和/或效果不限于上述這些，本領域技術人員將從下面的描述中清楚地理解上面未提及的其它特征和/或效果。

根據本發明構思的一些示例實施例，一種三維半導體存儲器裝置可包括襯底以及各自在襯底上在第一方向上排列的第一溝道組、第二溝道組和第三溝道組。第一溝道組至第三溝道組可沿著第二方向在襯底上彼此間隔開。第二方向可與第一方向交叉。第一溝道組、第二溝道組和第三溝道組中的每一個可包括在垂直于襯底的頂表面的第三方向上延伸的多個豎直溝道。第一溝道組和第二溝道組可在第二方向上彼此鄰近，并且可在第二方向上以第一距離間隔開。第二溝道組和第三溝道組可在第二方向上彼此鄰近，并且可以以小于第一距離的第二距離間隔開。

根據本發明構思的一些示例實施例，一種三維半導體存儲器裝置可包括襯底、襯底上的下電極結構、穿過下電極結構的多個下豎直溝道、下電極結構上的上電極結構以及穿過上電極結構并且連接至所述多個下豎直溝道的多個上豎直溝道。下電極結構可包括豎直地堆疊在襯底上的多個下電極。上電極結構可包括豎直地堆疊在下電極結構上的多個上電極。彼此鄰近的所述多個下豎直溝道的上部之間的第一距離可與彼此鄰近的所述多個上豎直溝道的上部之間的第二距離不同。

根據本發明構思的一些示例實施例，一種三維半導體存儲器裝置可包括襯底、襯底上的第一下溝道組和第二下溝道組以及襯底上的第一上溝道組和第二上溝道組，第一上溝道組和第二上溝道組的高度高于第一下溝道組的高度和第二下溝道組的高度。第一下溝道組和第二下溝道組各自可包括襯底上的多個下豎直溝道。第一下溝道組和第二下溝道組可以以第一距離間隔開。第一上溝道組和第二上溝道組可以以小于第一距離的第二距離間隔開。

附圖說明

圖1是示出根據本發明構思的一些示例實施例的三維半導體存儲器裝置的簡化構造的示意圖。

圖2是示出根據本發明構思的一些示例實施例的三維半導體存儲器裝置的單元陣列的簡化示意圖。

圖3A和圖4A是示出根據本發明構思的一些示例實施例的三維半導體存儲器裝置的一部分的簡化平面圖。

圖3B和圖4B是示出根據本發明構思的一些示例實施例的三維半導體存儲器裝置的一部分的簡化剖視圖。

圖5和圖6是示出根據本發明構思的一些示例實施例的三維半導體存儲器裝置的第一邊緣區的簡化平面圖。