[發(fā)明專利]集成電路存儲器及其制備方法、半導(dǎo)體器件

有效

• 申請?zhí)枺?/td>: 201810673802.7
• 申請日: 2018-06-26
• 公開（公告）號: CN108520876B
• 公開（公告）日: 2023-07-11
• 發(fā)明（設(shè)計(jì)）人: 請求不公布姓名
• 申請（專利權(quán)）人: 長鑫存儲技術(shù)有限公司
• 主分類號: H10B12/00
• 分類號: H10B12/00
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 智云

1.一種集成電路存儲器的制備方法，其特征在于，包括：

提供一基底，所述基底中形成有多個有源區(qū)以及與所述有源區(qū)相交的多條字線，每一所述有源區(qū)上設(shè)置有一位線接觸，所述位線接觸位于相鄰兩條所述字線之間的所述基底上；

形成一第一間隔材料層在所述基底上，所述第一間隔材料層覆蓋所述字線與所述位線接觸；

刻蝕所述第一間隔材料層，以形成多個第一開口，每一所述第一開口暴露出相鄰的兩個位線接觸以及位于所述相鄰的兩個位線接觸之間的所述字線；

形成一阻擋層在所述第一開口的底部及側(cè)壁，并部分填充一導(dǎo)電層在所述第一開口內(nèi)，以形成第二開口，所述導(dǎo)電層覆蓋所述位線接觸和所述字線；

填充一絕緣材料層在所述第二開口內(nèi)，所述絕緣材料層覆蓋所述導(dǎo)電層，并刻蝕所述絕緣材料層至暴露出部分所述導(dǎo)電層，以形成第三開口，所述第三開口位于所述字線的正上方；

以剩余的所述絕緣材料層為掩膜通過所述第三開口刻蝕所述導(dǎo)電層和所述阻擋層，以形成暴露所述字線的通孔；

填充第二間隔材料層在所述通孔內(nèi)，利用所述第二間隔材料層覆蓋所述字線并隔離位于其兩側(cè)的導(dǎo)電層，其中位于所述第二間隔材料層兩側(cè)的所述導(dǎo)電層的底部經(jīng)由所述阻擋層與所述位線接觸電性連接，所述阻擋層還延伸覆蓋于所述導(dǎo)電層位于所述第一間隔材料層的側(cè)面，以構(gòu)成所述集成電路存儲器的位線。

2.如權(quán)利要求1所述的集成電路存儲器的制備方法，其特征在于，形成所述阻擋層之前，還包括：形成一隔離層在所述第一間隔材料層的側(cè)壁。

3.如權(quán)利要求2所述的集成電路存儲器的制備方法，其特征在于，部分填充所述導(dǎo)電層以形成所述第二開口的步驟包括：

形成一導(dǎo)電材料層在所述基底上，所述導(dǎo)電材料層覆蓋所述第一間隔材料層并填滿所述第一開口；

回刻蝕所述導(dǎo)電材料層直至剩余部分厚度的所述導(dǎo)電材料層在所述第一開口中，以形成所述導(dǎo)電層并界定出所述第二開口。

4.如權(quán)利要求3所述的集成電路存儲器的制備方法，其特征在于，在對所述導(dǎo)電材料層進(jìn)行刻蝕的同時還對所述阻擋層進(jìn)行刻蝕，使得所述導(dǎo)電層側(cè)壁上的所述阻擋層的上表面與所述導(dǎo)電層的上表面平齊。

5.如權(quán)利要求1所述的集成電路存儲器的制備方法，其特征在于，形成所述第一開口的步驟包括：

形成一光刻膠層在所述第一間隔材料層上；

圖形化所述光刻膠層以形成多個第一凹槽，所述第一凹槽暴露部分所述第一間隔材料層；

修剪剩余的所述光刻膠層，以擴(kuò)大所述第一凹槽的開口尺寸并構(gòu)成第二凹槽，所述第二凹槽的間隔寬度對應(yīng)等于所述第一開口的間隔寬度；

以剩余的所述光刻膠層為掩膜，刻蝕所述第一間隔材料層，以形成所述第一開口。

6.如權(quán)利要求5所述的集成電路存儲器的制備方法，其特征在于，修剪剩余的所述光刻膠層的方法包括：等離子體轟擊所述光刻膠層的所述第一凹槽的側(cè)壁。

7.如權(quán)利要求1所述的集成電路存儲器的制備方法，其特征在于，形成所述絕緣材料層和所述第三開口的步驟包括：

形成一絕緣材料層在所述基底上，所述絕緣材料層覆蓋所述第一間隔材料層并填充所述第二開口，且所述絕緣材料層對應(yīng)所述第二開口的上表面順應(yīng)所述第二開口的形貌凹陷，以界定出一第三凹槽，所述第三凹槽的間隔寬度小于所述第二開口的間隔寬度；

刻蝕所述絕緣材料層，在所述第三凹槽的下方形成所述第三開口，所述第三開口暴露出部分所述導(dǎo)電層。

8.如權(quán)利要求1所述的集成電路存儲器的制備方法，其特征在于，所述基底中還形成有至少一個隔離結(jié)構(gòu)，所述隔離結(jié)構(gòu)隔離相鄰的所述有源區(qū)。