[發明專利]具有分段共享源極區域的三維異或串

有效

• 申請號: 201810657596.0
• 申請日: 2018-06-20
• 公開（公告）號: CN109103201B
• 公開（公告）日: 2023-07-11
• 發明（設計）人: E.哈拉里;R.A.切爾內亞
• 申請（專利權）人: 日升存儲公司
• 主分類號: H10B43/20
• 分類號: H10B43/20;G11C16/04
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 李芳華

一種NOR串包括共享位線的多個可個別尋址的薄膜存儲晶體管，其中所述可個別尋址的薄膜晶體管進一步被分組為預定數目片段。在每一片段中，該片段的薄膜存儲晶體管共享源極線片段，該源極線片段與NOR串內的其他片段中的其他源極線片段電隔離。可以沿著在半導體襯底的表面之上并且平行于半導體襯底的表面提供的半導體層的有源條帶，形成NOR串，其中每個有源條帶包括第一導電性的第一和第二半導體子層、以及第二導電性的第三半導體子層，其中共享位線和每個源極線片段分別形成在第一和第二半導體子層中。

相關申請的交叉引用

本申請涉及并要求2017年6月20日提交的標題為“3-Dimensional?NOR?Stringswith?Segmented?Shared?Source?Regions”的美國臨時專利申請(“臨時申請”)序列號62/522,665的優先權。該申請還涉及2016年8月26日提交的、并且現在公開為U.S.2017/0092371的、標題為“Capacitive-Coupled?Non-Volatile?Thin-film?Transistor?Stringsin?Three-Dimensional?Arrays”的共同未決的美國專利申請(“共同未決的非臨時申請”)序列號15/248,420。所述臨時申請和共同未決的非臨時申請通過引用整體由此并入。通過該公開的段落號進行本文中對于共同未決的非臨時申請的引用。

技術領域

本發明涉及非易失性NOR型存儲器串。具體地，本發明涉及包括非易失性NOR型存儲器串的陣列的3維半導體結構。

背景技術

共同未決的非臨時申請公開了在半導體結構中組織為NOR串的存儲晶體管的三維陣列。每個這樣的NOR串包括共享共同或共享漏極區以及共同或共享源極區的大量可個別尋址的薄膜存儲晶體管(“TFT”)。如共同未決的非臨時申請的片段落[0159]中所討論的，當NOR串中的TFT被尋址和讀取時，由于NOR串中大量其他TFT(例如，數千個)導致的累積關斷狀態源極-漏極泄漏電流)可干擾尋址TFT的讀取電流。為了避免這樣的大泄漏電流，人們可以考慮具有較短的NOR串(即，具有較少TFT的NOR串)。然而，對于存儲器串的陣列中的給定數量的TFT，每個NOR串中的較少數量的TFT導致陣列中所需的讀出放大器和串解碼器的總數量更多，從而增加了芯片成本。

發明內容

根據本發明的一個實施例，一種NOR串包括：共享位線的多個可個別尋址的薄膜存儲晶體管，其中所述可個別尋址的薄膜晶體管進一步分組為預定數量的片段。在每一片段中，該片段的薄膜存儲晶體管共享源極線片段，其與NOR串內的其他片段中的其他源極線片段電隔離。可以沿著在半導體襯底的表面之上并且平行于半導體襯底的表面提供的半導體層的有源條帶形成NOR串，其中每個有源條帶包括第一導電性的第一和第二半導體子層以及第二導電性的第三半導體子層，其中共享位線和每個源極線片段分別形成在第一和第二半導體子層中。

本發明的NOR串可以進一步包括與第一半導體子層相鄰提供的導電子層，以在共享位線中提供低電阻率路徑，其可以選擇性地電連接到在半導體襯底中形成的電路。

本發明的NOR串可以是在一疊有源條帶中、一個在另一個頂部上形成的、多個類似的NOR串之一。所述一疊活動條帶依次(in?turn)可以是組織為NOR串的陣列的多疊類似有源條帶的一部分。

在本發明的NOR串中的每個片段內，可以提供一個或多個預充電晶體管，以連接共享位線和對應的源極線片段。