[發明專利]半導體結構及其形成方法

在審

• 申請號: 201810642249.0
• 申請日: 2018-06-21
• 公開（公告）號: CN108538848A
• 公開（公告）日: 2018-09-14
• 發明（設計）人: 楊號號;王恩博;張勇;陶謙;胡禺石;呂震宇;盧峰
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/115
• 代理公司: 上海盈盛知識產權代理事務所(普通合伙) 31294
• 代理人: 董琳

本發明涉及一種半導體結構及其形成方法，所述半導體結構的形成方法包括：提供基底，所述基底包括第一堆疊結構、貫穿所述第一堆疊結構的第一溝道孔結構，所述第一溝道孔結構頂部還形成有半導體層；在所述基底表面形成第二堆疊結構；形成貫穿所述第二堆疊結構以及部分深度的半導體層的第二溝道孔；對所述第二溝道孔底部的半導體層表面進行氧化處理，形成氧化層；形成覆蓋所述第二溝道孔內壁的功能層；去除位于所述第二溝道孔底部的功能層和氧化層，形成第二功能層，并暴露出氧化層下的半導體層；在所述第二功能層表面以及暴露的半導體層表面形成第二溝道層。上述方法能夠提高半導體層的質量，從而半導體結構的性能。

技術領域

本發明涉及半導體技術領域，尤其涉及一種半導體結構及其形成方法。

背景技術

近年來，閃存(Flash Memory)存儲器的發展尤為迅速。閃存存儲器的主要特點是在不加電的情況下能長期保持存儲的信息，且具有集成度高、存取速度快、易于擦除和重寫等優點，因而在微機、自動化控制等多項領域得到了廣泛的應用。為了進一步提高閃存存儲器的位密度(Bit Density)，同時減少位成本(Bit Cost)，三維的閃存存儲器(3D NAND)技術得到了迅速發展。

為了進一步提高3D NAND閃存結構的位密度，雙層或多層的溝道孔結構得到應用，多層的溝道孔結構之間通過位于上下層溝道孔結構之間的半導體層，例如多晶硅層，進行電流傳輸，而所述半導體層在刻蝕上層溝道孔時表面容易產生缺陷，導致半導體層表面的電流傳輸效果受到影響，從而影響產品的良率，導致產品的可靠性下降。

如何提高具有多層溝道孔結構的3D NAND閃存結構的性能，是目前亟待解決的問題。

發明內容

本發明所要解決的技術問題是，提供一種半導體結構及其形成方法，以提高3DNAND閃存結構的性能。

本發明提供一種半導體結構的形成方法，包括：提供基底，所述基底包括第一堆疊結構、貫穿所述第一堆疊結構的第一溝道孔結構，所述第一溝道孔結構頂部還形成有半導體層；在所述基底表面形成第二堆疊結構；形成貫穿所述第二堆疊結構以及部分深度的半導體層的第二溝道孔；對所述第二溝道孔底部的半導體層表面進行氧化處理，形成氧化層；形成覆蓋所述第二溝道孔內壁的功能層；去除位于所述第二溝道孔底部的功能層和氧化層，形成第二功能層，并暴露出氧化層下的半導體層；在所述第二功能層表面以及暴露的半導體層表面形成第二溝道層。

可選的，采用干氧氧化或濕氧氧化工藝對所述第二溝道孔底部的半導體層表面進行氧化處理。

可選的，所述氧化層的厚度為2nm～10nm。

可選的，所述氧化層的材料為氧化硅。

可選的，所述第二溝道孔貫穿所述半導體層的深度為20nm～40nm。

可選的，去除位于所述第二溝道孔底部的功能層和氧化層，形成第二功能層，并暴露出氧化層下的半導體層之后，以及形成所述第二溝道層之前，還包括：對暴露的半導體層表面進行氧化處理，形成修復層；去除覆蓋半導體層的第二功能層、氧化層以及修復層。

可選的，采用干法刻蝕工藝去除覆蓋所述半導體層的第二功能層、氧化層以及修復層。

可選的，所述第一溝道孔結構包括第一溝道孔、位于所述第一溝道孔側壁表面的第一功能層，位于所述第一功能層表面、第一溝道孔底部表面的第一溝道層以及位于所述第一溝道層表面填充滿所述第一溝道孔的第一溝道介質層；所述第二溝道孔寬度小于所述第一溝道孔寬度。

可選的，還包括：在所述第二溝道層表面形成填充滿所述第二溝道孔的第二溝道介質層。