[發明專利]一種3D芯片冗余硅通孔的容錯結構和方法

在審

• 申請號: 201810634826.1
• 申請日: 2018-06-20
• 公開（公告）號: CN110620097A
• 公開（公告）日: 2019-12-27
• 發明（設計）人: 趙凱;鄺艷梅;繆旻
• 申請（專利權）人: 北京信息科技大學
• 主分類號: H01L23/48
• 分類號: H01L23/48
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明涉及一種三維集成電路芯片中冗余硅通孔的容錯結構和方法，其目的是通過重構冗余結構對缺陷TSV進行容錯，使芯片恢復正常工作。本發明公開了一種雙重冗余容錯結構，具體為根據數據位寬的大小將TSV陣列動態劃分成若干個TSV簇單元，在TSV簇單元中包含信號TSV簇單元和冗余TSV簇單元，且在每個信號TSV簇單元中配備一定比例的冗余TSV結構，即在TSV陣列中既存在分散冗余TSV容錯結構又存在聚集的冗余TSV容錯結構。本發明公開的雙重冗余容錯結構可以根據數據位寬進行重構，具有較高的靈活性，該結構既能實現單獨分散出現的TSV缺陷的容錯又能實現TSV簇缺陷的容錯，大大提高了三維集成電路芯片的容錯能力，進一步提高了芯片的可靠性。

技術領域

本發明屬于面向三維封裝中的冗余硅通孔容錯結構和方法，具體涉及到可重構的硅通孔雙重冗余結構的容錯布局及方法。

背景技術

隨著集成電路的集成度不斷提高，電路元件的特征尺寸逐漸逼近其物理極限，傳統芯片集成技術的問題逐漸突出，基于硅通孔的三維集成技術被認為是“拓展摩爾定律(More than Moore)”的關鍵技術。

TSV(Through Silicon Via)即穿透硅通孔技術，是實現三維系統級封裝垂直電互連的核心技術。該技術在集成電路芯片的硅襯底上制造通孔，并用金屬填充形成垂直方向上的互聯導線，以鏈接上下兩層的電路接口。通過將功能模塊垂直方向進行堆疊來替代傳統的水平方向的放置，明顯地降低模塊間的互聯線長度，從而縮短了信號的傳輸距離，減少了信號的衰減，進一步提升整個三維集成系統的性能。

三維集成涉及到的復雜的制造過程主要包括高密度硅通孔微通道制造、高密度微凸點制作、片間互連集成等核心環節。其中，微通道結構的制造技術包括刻蝕、絕緣層制作、黏附層和擴散層制作、種子層制作、導電材料的填充等工藝；TSV微凸點制作包括沉積種子層、光刻掩模、電鍍銅、錫/錫合金、去光刻膠/種子層和回流等工藝。要制造出符合質量要求的三維集成芯片，必須保證每一步工藝步驟的質量，但由于現有制造工藝技術的限制，制作TSV微通道的每一步工藝步驟都有可能為系統引入各類故障，導致TSV微通道產生缺陷，甚至導致整個芯片失效。

三維集成系統中常見的故障類型包括電鍍銅填充空洞、絕緣層的針孔效應、RDL與TSV連接處的斷裂。這些故障會導致TSV斷路或短路缺陷，從而導致芯片失效。在TSV制造工藝中，電鍍銅需要先對材料進行升溫處理，在電鍍結束后再將溫度降到環境溫度，由于銅和周圍硅襯底的材料的導熱率差異非常大，則容易在硅襯底中引入殘余應力并在界面處產生缺陷。界面處的殘余應力往往會在器件服役過程中誘發缺陷的繼續生長，并最終使當前TSV甚至周圍TSV通路失效。而在航空航天、生物醫療電子、工業物聯網等特殊服役環境下，由于工作溫差大或者工作環境復雜，這一現象將會更加明顯。除此之外，互連線中的電遷移也會使得TSV或者RDL中產生空洞，從而增加通路電阻、導致信號延遲并最終可能引起數據通路的失效。

近年來，半導體工業雖取得了巨大的進步，但是三維集成電路的發展仍受到制造工藝限制，硅通孔作為三維集成電路中的關鍵技術，解決由硅通孔缺陷引起的三維集成電路數據通道缺陷問題成為國內外研究的重大熱點。采用增加冗余硅通孔來解決失效硅通孔的方法被普遍接受，目前的冗余硅通孔容錯技術的結構主要為：(1)行冗余：每一行TSV中配備一定數量的冗余TSV；(2)列冗余：每一列TSV中配備一定數量的冗余TSV；(3)行列冗余：在TSV陣列的最后一行、最后一列配備一定數量的冗余TSV。

發明內容

本發明的目的是提供一種針對3D芯片硅通孔的冗余結構布局設計，首先提出一種在TSV陣列中按比例可重構冗余硅通孔的容錯結構；然后提出一種按比例可重構冗余硅通孔的容錯結構和簇硅通孔冗余結構組合起來的雙重冗余(Dual Level Redundant)容錯結構。本發明通過改變冗余TSV的分布，能夠實現冗余TSV對信號TSV的單缺陷故障及簇缺陷故障的容錯，從而避免由于信號TSV缺陷引起整個芯片失效的問題，進一步提高芯片的可靠性同時也增長了芯片的使用壽命，在實際應用中可以根據數據位寬對冗余結構進行重構。