[發明專利]一種3D芯片冗余硅通孔的容錯結構和方法

在審

• 申請號: 201810634826.1
• 申請日: 2018-06-20
• 公開（公告）號: CN110620097A
• 公開（公告）日: 2019-12-27
• 發明（設計）人: 趙凱;鄺艷梅;繆旻
• 申請（專利權）人: 北京信息科技大學
• 主分類號: H01L23/48
• 分類號: H01L23/48
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種3D芯片冗余硅通孔的容錯結構和方法，其特征在于，采用可重構的雙重冗余結構實現對缺陷TSV的容錯。

2.根據權利要求1所述的結構，其特征在于，可重構的雙重冗余容錯結構主要包括兩個部分：按比例可重構冗余硅通孔的容錯結構和冗余TSV簇單元容錯結構。

3.根據權利要求2所述的結構，其特征在于，根據數據位寬的大小將TSV陣列動態劃分成若干個TSV簇單元，TSV簇單元包括信號TSV簇單元和冗余TSV簇單元兩部分，其中在每個信號TSV簇中含有一定比例的信號TSV和冗余TSV，進一步地，將每個簇單元內的冗余TSV放置在各信號TSV的中間位置，保證每個信號TSV與冗余TSV之間的路由距離不會產生較大的差別，進而保證數據傳輸的時效性。

4.根據權利要求2所述的結構，其特征在于，根據數據位寬的大小將TSV陣列動態劃分成若干個TSV簇單元，TSV簇單元包括信號TSV簇單元和冗余TSV簇單元兩部分，其中冗余TSV簇單元中冗余TSV的數量與信號TSV簇中的TSV保持一致。

5.根據權利要求1所述的方法，其特征在于，雙重冗余容錯結構對缺陷TSV容錯方法主要包括：應用權利要求2中所述信號TSV簇中的冗余TSV同時對隨機分布在每個簇中的缺陷TSV進行容錯以減少修復時間并減短修復的路由路徑；應用冗余TSV簇對聚集出現的TSV簇缺陷進行容錯，以實現簇缺陷TSV的容錯。

6.根據權利要求1所述的結構，可以根據傳輸數據的位寬對冗余結構進行重構，具有較高的靈活性。

7.一種3D芯片冗余硅通孔的容錯結構和方法，其特征在于，采用雙重冗余結構實現對缺陷TSV的容錯，包括以下步驟：

標記檢測電路中檢測到的缺陷TSV位置及數量；

當缺陷TSV的數量較少且隨機分散在TSV陣列的各處時，采用TSV簇單元中冗余TSV結構對缺陷TSV進行容錯，將原本由缺陷TSV傳輸的數據信號通過路由器轉移到冗余TSV上傳輸；

當缺陷TSV的數量較多且聚集出現時，采用冗余TSV簇對缺陷TSV簇進行容錯，將整個信號TSV簇單元的數據信號通過路由器移位處理轉由冗余TSV簇發送，若原信號TSV簇中仍有剩余的無故障TSV，則將這些TSV作為其相鄰信號TSV簇單元的冗余TSV。

當TSV陣列中，某些區域出現聚集的TSV缺陷，而某些區域發生單獨分散的TSV缺陷時，將兩種容錯結構組合起來對TSV缺陷進行容錯。

8.根據權利要求7所述的方法，其特征在于，路由器的主要作用是實現數據信號的轉移，決定了容錯的方向。