[發明專利]半導體裝置

在審

• 申請號: 201810632352.7
• 申請日: 2018-06-19
• 公開（公告）號: CN109103256A
• 公開（公告）日: 2018-12-28
• 發明（設計）人: 金柱然
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78
• 代理公司: 廣州華進聯合專利商標代理有限公司 44224
• 代理人: 劉培培;何沖

一種半導體裝置包括：鰭型圖案，位于襯底上；第一柵極結構，位于所述鰭型圖案上且包括第一柵極間隔件及沿所述第一柵極間隔件的側壁延伸的第一柵極絕緣層；第二柵極結構，位于所述鰭型圖案上且包括第二柵極間隔件及沿所述第二柵極間隔件的側壁延伸的第二柵極絕緣層；一對虛設間隔件，位于所述第一柵極結構與所述第二柵極結構之間；分離溝槽，位于所述一對虛設間隔件之間且具有由所述一對虛設間隔件及所述鰭型圖案界定的側壁；裝置隔離層，位于所述分離溝槽的一部分中；以及連接導電圖案，位于所述裝置隔離層上且位于所述分離溝槽中并接觸所述一對虛設間隔件。

相關申請的交叉參考

本申請主張在2017年6月20號在韓國知識產權局提出申請的韓國專利申請第10-2017-0077667號的優先權，所述韓國專利申請的公開內容全文并入本申請供參考。

背景技術

本發明概念的各種示例性實施例涉及半導體裝置及其制造方法。

為了增大半導體裝置的集成性，已提議使用多柵極(multi-gate)晶體管，所述多柵極晶體管各自包括位于襯底上的鰭型多溝道有源圖案(或硅主體)以及位于所述多溝道有源圖案上的柵極。

由于多柵極晶體管利用三維溝道，因此可對所述多柵極晶體管進行比例縮放。此外，可在不增加多柵極晶體管的柵極長度的情況下提高電流控制能力。另外，可有效減小或抑制其中溝道區的電勢受漏極電壓的影響的短溝道效應(short channel effect，SCE)。

發明內容

根據本發明概念的一些示例性實施例，一種半導體裝置可包括：鰭型圖案，位于襯底上；第一柵極結構，位于所述鰭型圖案上，所述第一柵極結構包括第一柵極間隔件及沿所述第一柵極間隔件的側壁延伸的第一柵極絕緣層；以及第二柵極結構，位于所述鰭型圖案上。所述第二柵極結構可與所述第一柵極結構間隔開且包括第二柵極間隔件及沿所述第二柵極間隔件的側壁延伸的第二柵極絕緣層。所述半導體裝置還可包括：一對虛設間隔件，位于所述第一柵極結構與所述第二柵極結構之間；分離溝槽，位于所述一對虛設間隔件之間，所述分離溝槽具有由所述一對虛設間隔件及所述鰭型圖案界定的側壁；裝置隔離層，位于所述分離溝槽的一部分中；以及連接導電圖案，位于所述裝置隔離層上且位于所述分離溝槽中，所述連接導電圖案接觸所述一對虛設間隔件。

根據本發明概念的一些示例性實施例，一種半導體裝置可包括：鰭型圖案，位于襯底上；第一柵極結構，位于所述鰭型圖案上，所述第一柵極結構包括第一柵極間隔件以及第一柵極電極，所述第一柵極間隔件界定第一柵極溝槽，且所述第一柵極電極填充所述第一柵極溝槽的至少一部分；第二柵極結構，位于所述鰭型圖案上，所述第二柵極結構包括第二柵極間隔件以及第二柵極電極，所述第二柵極間隔件界定第二柵極溝槽，且所述第二柵極電極填充所述第二柵極溝槽的至少一部分；虛設間隔件，位于所述第一柵極結構與所述第二柵極結構之間；分離溝槽，位于所述虛設間隔件之間，所述分離溝槽具有由所述虛設間隔件及所述鰭型圖案界定的側壁；裝置隔離層，位于所述分離溝槽的一部分中；以及連接導電圖案，位于所述裝置隔離層上且位于所述分離溝槽中，所述連接導電圖案的寬度大于所述第一柵極電極及所述第二柵極電極中的每一者的寬度。