[發明專利]用于半導體裝置制造的襯底處理方法

有效

• 申請號: 201810626640.1
• 申請日: 2018-06-15
• 公開（公告）號: CN109148279B
• 公開（公告）日: 2023-10-24
• 發明（設計）人: 拉馬·I·赫格德
• 申請（專利權）人: 恩智浦美國有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 倪斌

提供一種去除氧化物層的方法。金屬層沉積在形成于鍺襯底的頂表面處的氧化物層上。金屬氧化物層沉積在所述金屬層上。所述金屬氧化物層包括與所述金屬層相同的金屬材料。所述金屬層和所述氧化物層反應并且與所述金屬氧化物層組合以在退火處理期間形成介電層。在所述退火處理期間，所述氧化物層與所述金屬層反應并且被去除。

技術領域

本公開大體上涉及半導體裝置制造，并且更具體來說涉及用于半導體裝置制造的襯底處理方法。

背景技術

半導體裝置通常可見于大范圍的電子產品中--從縫紉機到洗衣機，從汽車到蜂窩電話等。隨著技術發展，預期這些半導體裝置會減小尺寸和成本，而性能提高。然而，傳統硅(Si)基互補金屬氧化物半導體(CMOS)技術不可能無限度地持續驅動半導體裝置性能。在追求更先進的半導體裝置性能的過程中，鍺(Ge)基CMOS已經獲得青睞。鍺基CMOS半導體裝置的一個方面為相比于硅基CMOS裝置，電子和空穴的流動性增大。增大的流動性可使鍺基CMOS繼續改進半導體裝置性能。

發明內容

根據本發明的第一方面，提供一種方法，包括：

在氧化物層上沉積第一金屬層，所述氧化物層形成于鍺襯底的頂表面處；

在所述第一金屬層上沉積第一金屬氧化物層，所述第一金屬氧化物層包括與所述第一金屬層相同的金屬材料；以及

在第一退火處理期間，將所述第一金屬層連同所述氧化物層與所述第一金屬氧化物層組合以形成介電層。

在一個或多個實施例中，所述氧化物層與所述第一金屬層反應以在所述第一退火處理期間去除所述氧化物層。

在一個或多個實施例中，所述第一金屬層通過原子層沉積(ALD)處理進行沉積。

在一個或多個實施例中，所述第一金屬層的厚度為10埃或更小。

在一個或多個實施例中，所述方法進一步包括在所述介電層上沉積柵極材料層，并且圖案化所述柵極材料層以形成晶體管柵極和柵極電介質，所述柵極電介質包括所述介電層的一部分。

在一個或多個實施例中，所述柵極材料包括鈦材料。

在一個或多個實施例中，所述第一金屬層包括鉿(Hf)材料并且所述第一金屬氧化物層包括鉿材料。

在一個或多個實施例中，所述第一金屬氧化物層的厚度為100埃或更小。

在一個或多個實施例中，形成于鍺襯底的頂表面處的所述氧化物層被表征為鍺氧化物(GeO_X)層。

根據本發明的第二方面，提供一種方法，包括：

在鍺氧化物(GeO_X)層上沉積金屬層，所述鍺氧化物層形成于鍺襯底的頂表面處；

在第一退火處理期間，組合所述金屬層和所述鍺氧化物層以形成第一金屬氧化物層；

在所述第一金屬氧化物層上沉積第二金屬氧化物層，所述第二金屬氧化物層包括與所述第一金屬氧化物層相同的金屬材料；以及

在第二退火處理期間，由所述第一金屬氧化物層和所述第二金屬氧化物層形成高K介電層。

在一個或多個實施例中，在所述第一退火處理之后所述鍺氧化物層不再留存。

在一個或多個實施例中，所述金屬層和所述第二金屬氧化物層各自包括鉿(Hf)材料。

在一個或多個實施例中，所述方法進一步包括：

在所述高K介電層上沉積柵極材料層；

圖案化所述柵極材料層以形成晶體管柵極和高K柵極電介質，所述高K柵極電介質包括所述高K介電層的一部分；以及