[發明專利]半導體器件

在審

• 申請號: 201810626305.1
• 申請日: 2018-06-15
• 公開（公告）號: CN109148463A
• 公開（公告）日: 2019-01-04
• 發明（設計）人: 崔恩榮;梁俊圭;盧英辰;安宰永;梁在賢;劉東哲;崔宰浩
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11568
• 分類號: H01L27/11568;H01L27/11582
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 潘軍

多個柵電極在垂直于襯底的上表面的方向上堆疊在襯底的上表面上。溝道區域穿過多個柵電極以垂直于襯底的上表面延伸。柵極介電層包括順序地設置在溝道區域和多個柵電極之間的隧穿層、電荷存儲層和阻擋層。電荷存儲層包括多個摻雜元素原子和由多個摻雜元素原子生成的多個深能級陷阱。多個摻雜元素原子的濃度分布在電荷存儲層的厚度方向上是不均勻的。

相關申請的交叉引用

根據35U.S.C.§119，本申請要求于2017年6月19日向韓國知識產權局提交的韓國專利申請No.10-2017-0077268的優先權，該申請的公開通過全文引用合并于此。

技術領域

本發明構思涉及一種半導體器件。

背景技術

盡管需要半導體器件來處理大容量數據，但其體積已逐漸減小，這要求構成這種半導體器件的半導體元件的集成度更高。已經提出了具有俘獲電荷的電荷存儲層的半導體器件。

發明內容

根據本發明構思的示例性實施例，如下提供了一種半導體器件。多個柵電極在垂直于襯底的上表面的方向上堆疊在襯底的上表面上。溝道區域貫穿多個柵電極以垂直于襯底的上表面延伸。柵極介電層包括順序地設置在溝道區域和多個柵電極之間的隧穿層、電荷存儲層和阻擋層。電荷存儲層包括多個摻雜元素原子和由多個摻雜元素原子生成的多個深能級陷阱。多個摻雜元素原子的濃度分布在電荷存儲層的厚度方向上是不均勻的。

根據本發明構思的示例性實施例，如下提供了一種半導體器件。多個柵電極在垂直于襯底的上表面的方向上堆疊在襯底上。溝道區域穿過多個柵電極以垂直于襯底的上表面延伸。柵極介電層包括順序地設置在溝道區域和多個柵電極之間的隧穿層、電荷存儲層和阻擋層。電荷存儲層包括摻雜有多個摻雜元素原子的氮化硅，多個摻雜元素原子包括C、B、La、Hf、Zr、Al和Y中的至少一種。

根據本發明構思的示例性實施例，如下提供了一種半導體器件。柵電極設置在溝道區域上。柵極介電層包括順序地設置在溝道區域和柵電極之間的隧穿層、電荷存儲層和阻擋層。電荷存儲層包括形成多個深能級陷阱的多個摻雜元素原子。多個摻雜元素原子是C、B、La、Hf、Zr、Al和Y中的至少一個。

附圖說明

通過參考附圖詳細描述本發明構思的示例性實施例，本發明構思的這些和其他特征將變得更顯而易見，其中：

圖1是根據示例實施例的半導體器件的示意性透視圖；

圖2A和圖2B是示出了與圖1的放大區域對應的區域的根據示例實施例的柵極介電層的橫截面圖；

圖3是示出了根據示例實施例的溝道的局部剖切透視圖；

圖4A至圖4C是示出了根據示例實施例的電荷存儲層中的摻雜元素的濃度分布的曲線圖；

圖5是示出了根據示例實施例的存儲器單元中的電荷存儲特性的能帶圖；

圖6A至圖6C是示出了根據示例實施例的半導體器件的柵極介電層的結構的橫截面圖；

圖7A至圖7I是示意性地示出了根據示例實施例的制造半導體器件的方法中的主要操作的圖；

圖8是示出了根據示例實施例的制造半導體器件的方法中的操作的部分的流程圖；

圖9A和圖9B是示意性示出了根據示例實施例的制造半導體器件的方法中的操作的部分的橫截面圖；

圖10是根據示例實施例的半導體器件的示意性橫截面圖；

圖11是示出了根據示例實施例的電荷存儲層中的摻雜元素的濃度分布的曲線圖；以及

圖12是根據示例實施例的半導體器件的示意性橫截面圖。

具體實施方式