[發(fā)明專利]半導體器件

在審

• 申請?zhí)枺?/td>: 201810626305.1
• 申請日: 2018-06-15
• 公開（公告）號: CN109148463A
• 公開（公告）日: 2019-01-04
• 發(fā)明（設計）人: 崔恩榮;梁俊圭;盧英辰;安宰永;梁在賢;劉東哲;崔宰浩
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/11568
• 分類號: H01L27/11568;H01L27/11582
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 潘軍

1.一種半導體器件，包括：

多個柵電極，在垂直于襯底的上表面的方向上堆疊在所述襯底的上表面上；

溝道區(qū)域，穿過所述多個柵電極以垂直于所述襯底的上表面延伸；以及

柵介電層，包括順序地設置在所述溝道區(qū)域和所述多個柵電極之間的隧穿層、電荷存儲層和阻擋層，

其中，所述電荷存儲層包括多個摻雜元素原子和由所述多個摻雜元素原子生成的多個深能級陷阱，并且

其中，所述多個摻雜元素原子的濃度分布在所述電荷存儲層的厚度方向上是非均勻的。

2.根據權利要求1所述的半導體器件，

其中，所述多個摻雜元素原子包括碳(C)、硼(B)、鑭(La)、鉿(Hf)、鋯(Zr)、鋁(Al)或釔(Y)中的至少一種。

3.根據權利要求1所述的半導體器件，

其中，所述多個摻雜元素原子的濃度分布的最大濃度在所述電荷存儲層在其厚度方向上的中心部分處，其中濃度在所述厚度方向上從所述中心部分朝向所述電荷存儲層的兩個邊緣減小。

4.根據權利要求1所述的半導體器件，

其中，所述多個摻雜元素原子的濃度分布的濃度在所述電荷存儲層的厚度方向上朝向所述電荷存儲層的另一個邊緣減小。

5.根據權利要求1所述的半導體器件，

其中，所述電荷存儲層包括氮化硅，并且

其中，所述多個摻雜元素原子與所述電荷存儲層的氮(N)成鍵。

6.根據權利要求1所述的半導體器件，

其中，所述電荷存儲層包括氮化硅，并且

其中，所述多個摻雜元素原子的濃度分布的最大濃度為所述電荷存儲層的氮(N)濃度的約2原子百分比至約7原子百分比。

7.根據權利要求1所述的半導體器件，還包括：

雜質提供層，設置為與所述電荷存儲層接觸并將所述多個摻雜元素原子提供給所述電荷存儲層。

8.根據權利要求7所述的半導體器件，

其中，所述雜質提供層設置在所述電荷存儲層中以位于所述電荷存儲層在厚度方向上的中心部分中。

9.根據權利要求7所述的半導體器件，

其中，所述雜質提供層設置在所述電荷存儲層在厚度方向上的至少一個邊緣上。

10.根據權利要求7所述的半導體器件，

其中，所述雜質提供層包括多個元素原子，包括碳(C)、硼(B)、鑭(La)、鉿(Hf)、鋯(Zr)、鋁(Al)或釔(Y)中的至少一種，并且

其中，所述多個元素原子和所述多個摻雜元素原子的種類相同。

11.根據權利要求10所述的半導體器件，

其中，所述雜質提供層包括SiCN、SiBN、LaO、HfO、ZrO、AlO或YO中的至少一種。

12.根據權利要求11所述的半導體器件，

其中，所述電荷存儲層還包括從所述雜質提供層擴散的氧(O)。

13.根據權利要求7所述的半導體器件，

其中，所述雜質提供層的厚度小于約

14.根據權利要求1所述的半導體器件，

其中，所述阻擋層包括第一層和第二層，

其中，所述第一層被設置為與所述電荷存儲層接觸，并且

其中，所述第一層包括氧化硅并且所述第二層包括高k介電材料。