[發明專利]基于AXI總線的多路對稱加解密IP核并行處理裝置和方法

有效

• 申請號: 201810621835.7
• 申請日: 2018-06-15
• 公開（公告）號: CN108874702B
• 公開（公告）日: 2020-11-17
• 發明（設計）人: 胡朗愷;龔驍敏;馬小鋒;田春雨;劉歡
• 申請（專利權）人: 中國電子科技集團公司第五十二研究所
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F9/50;G06F21/60
• 代理公司: 杭州君度專利代理事務所(特殊普通合伙) 33240
• 代理人: 楊天嬌

1.一種基于AXI總線的多路對稱加解密IP核并行處理裝置，其特征在于，所述多路對稱加解密IP核并行處理裝置，包括：與SDRAM連接的AXI總線，以及連接到AXI總線的讀緩沖單元和寫緩沖單元，所述讀緩沖單元和寫緩沖單元分別通過對應的多路選擇及控制單元連接到多路對稱加解密IP核，其中：

所述讀緩沖單元，在滿足預設的條件下，從SDRAM中讀取待加密或解密的數據；

所述多路選擇及控制單元，根據讀緩沖單元的讀出時鐘和預設的加解密模式，不同的加解密模式采用對應的移位寄存器對寄存數據進行移位處理，根據移位寄存器的移位結果選擇對應的加解密IP核進行處理；

所述寫緩沖單元，在滿足預設的條件下，將加解密處理后的數據輸出到SDRAM。

2.如權利要求1所述的基于AXI總線的多路對稱加解密IP核并行處理裝置，其特征在于，所述讀緩沖單元在滿足預設的條件下，從SDRAM中讀取待加密或解密的數據，執行如下操作：

當讀緩沖單元和寫緩沖單元的隊列為非滿狀態、SDRAM中有待加密或解密的數據且AXI總線處于空閑狀態時，讀緩沖單元發起一次AXI讀請求，待SDRAM響應該AXI讀請求后，讀緩沖單元從SDRAM中讀取待加密或解密的數據。

3.如權利要求1所述的基于AXI總線的多路對稱加解密IP核并行處理裝置，其特征在于，所述預設的加解密模式為解密模式、或支持并行計算的加密模式時，所述多路選擇及控制單元，根據讀緩沖單元的讀出時鐘和預設的加解密模式，不同的加解密模式采用對應的移位寄存器對寄存數據進行移位處理，根據移位寄存器的移位結果選擇對應的加解密IP核進行處理，執行如下操作：

設置移位寄存器的位數等于加解密IP核最小輸入周期數，且設置加解密IP核的數量與移位寄存器的位數對應；

在讀緩沖單元的讀出時鐘的觸發下，移位寄存器對寄存數據進行移位處理，根據移位寄存器的移位結果，將待加密或解密數據輸入至對應的加解密IP核中進行處理。

4.如權利要求1所述的基于AXI總線的多路對稱加解密IP核并行處理裝置，其特征在于，所述預設的加解密模式為只支持串行計算的加密模式時，所述多路選擇及控制單元，根據讀緩沖單元的讀出時鐘和預設的加解密模式，不同的加解密模式采用對應的移位寄存器對寄存數據進行移位處理，根據移位寄存器的移位結果選擇對應的加解密IP核進行處理，執行如下操作：

設置移位寄存器的位數等于加解密IP核時延周期數，設置m個加解密IP核，所述m對應SDRAM中m個屬于不同源文件的待加密或解密分組數據；

在讀緩沖單元的讀出時鐘的觸發下，移位寄存器對寄存數據進行移位處理，根據移位寄存器的移位結果，將待加密或解密數據輸入至對應的加解密IP核中進行處理。

5.如權利要求1所述的基于AXI總線的多路對稱加解密IP核并行處理裝置，其特征在于，所述寫緩沖單元在滿足預設的條件下，將加解密處理后的數據輸出到SDRAM，執行如下操作：

當寫緩沖單元的隊列中的數據滿足一次突發寫的數據量且AXI總線處于空閑狀態時，寫緩沖單元發起一次AXI寫請求，待SDRAM響應該AXI寫請求后，寫緩沖單元將加解密處理后的數據輸出至SDRAM中。

6.一種基于AXI總線的多路對稱加解密IP核并行處理方法，其特征在于，所述多路對稱加解密IP核并行處理方法，包括：

在滿足預設的條件下，通過AXI總線從SDRAM中讀取待加密或解密的數據；

根據讀出時鐘和預設的加解密模式，不同的加解密模式采用對應的移位寄存器對寄存數據進行移位處理，根據移位寄存器的移位結果選擇對應的加解密IP核進行處理；

在滿足預設的條件下，通過AXI總線將加解密處理后的數據輸出到SDRAM。