[發明專利]用于減小存儲器設備的輸入/輸出引腳的電容的方法和裝置

在審

• 申請號: 201810618907.2
• 申請日: 2018-06-15
• 公開（公告）號: CN109148466A
• 公開（公告）日: 2019-01-04
• 發明（設計）人: M.L.卡爾遜;H.朱;G.A.哈勒;J.E.戴維斯;K.G.杜斯曼;J.馬修;M.P.維奧萊特
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/115;H01L27/11524
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 張凌苗;申屠偉進

用于減小存儲器設備的輸入/輸出引腳的電容的方法和裝置。在一個實施例中，裝置包括：層級，所述層級包括交替的第一層和第二層，其中第一層包括第一導電材料并且第二層包括第一介電材料；在層級下面的下金屬層；在層級上面的接合焊盤，接合焊盤通過延伸穿過層級的過孔耦合到下金屬層；以及形成的穿過層級的部分的第一通道，第一通道圍繞過孔，第一通道包括第二介電材料。

技術領域

本公開一般地涉及計算機開發的領域，并且更具體地涉及存儲器設備。

背景技術

存儲器設備可以包括一個或多個半導體存儲器芯片，每個半導體存儲器芯片包括用于存儲數據的存儲器單元的一個或多個陣列。存儲器設備還可以包括多個輸入/輸出（I/O）引腳，每個輸入/輸出（I/O）引腳耦合到一個或多個芯片的相應接合焊盤。外部I/O引腳可以允許向存儲器設備發送信號或從存儲器設備發送信號。

附圖說明

圖1圖示了根據某些實施例的包括用于減小寄生電容的狹縫通道的存儲器芯片的部分的水平橫截面。

圖2圖示了根據某些實施例的存儲器芯片中的寄生電容的表示。

圖3圖示了根據某些實施例的包括用于減小寄生電容的狹縫通道的存儲器芯片中的寄生電容的表示。

圖4圖示了根據某些實施例的包括用于減小寄生電容的狹縫通道的存儲器芯片的頂視圖。

圖5A-5D圖示了狹縫通道114相對于接觸和接合焊盤開口的示例放置。

圖6圖示了根據某些實施例的包括用于減小寄生電容的階梯通道的存儲器芯片的部分的水平橫截面。

圖7圖示了根據某些實施例的包括用于減小寄生電容的階梯通道的存儲器芯片的頂視圖。

圖8圖示了根據某些實施例的包括用于減小寄生電容的階梯通道的存儲器芯片的寄生電容的表示。

圖9圖示了根據某些實施例的用于在存儲器芯片中形成一個或多個狹縫通道以減小寄生電容的流程。

圖10圖示了根據某些實施例的用于在存儲器芯片中形成階梯通道以減小寄生電容的流程。

圖11圖示了根據某些實施例的NAND閃存陣列的示例部分。

圖12圖示了根據某些實施例的計算機系統的部件的框圖。

各種圖中的相同的參考編號和指定指示相同的元件。

具體實施方式

各種實施例的概念適用于在任何合適的計算機系統中使用的存儲器設備。可以在其中使用本公開的教導的系統的示例包括臺式計算機系統、服務器計算機系統、存儲系統、手持式設備、平板計算機、其他薄筆記本計算機、片上系統（SOC）設備和嵌入式應用。手持式設備的一些示例包括蜂窩電話、數字照相機、媒體播放器、個人數字助理（PDA）和手持式PC。嵌入式應用可以包括微控制器、數字信號處理器（DSP）、SOC、網絡計算機（NetPC）、機頂盒、網絡集線器、廣域網（WAN）交換機或者可以執行下面教導的功能和操作的任何其他系統。本公開的各種實施例可以在任何合適的計算環境中使用，所述計算環境諸如個人計算設備、服務器、大型計算機、云計算服務提供商基礎設施、數據中心、通信服務提供商基礎設施（例如，演進的分組核心的一個或多個部分）或者包括一個或多個計算設備的其他環境。

圖1圖示了根據某些實施例的包括用于減小寄生電容的狹縫通道114（114A-114F）的存儲器芯片100的部分。圖1描繪了存儲器芯片100的部分的水平橫截面。存儲器芯片100包括多晶硅102和介電材料104的交替層的層級。存儲器芯片100的存儲器單元可以在多晶硅層102中形成（例如，每個層可以包括存儲器芯片100的至少一個字線）。