[發明專利]用于減小存儲器設備的輸入/輸出引腳的電容的方法和裝置

在審

• 申請號: 201810618907.2
• 申請日: 2018-06-15
• 公開（公告）號: CN109148466A
• 公開（公告）日: 2019-01-04
• 發明（設計）人: M.L.卡爾遜;H.朱;G.A.哈勒;J.E.戴維斯;K.G.杜斯曼;J.馬修;M.P.維奧萊特
• 申請（專利權）人: 英特爾公司
• 主分類號: H01L27/1157
• 分類號: H01L27/1157;H01L27/115;H01L27/11524
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 張凌苗;申屠偉進

1.一種裝置，包括：

層級，所述層級包括交替的第一層和第二層，其中第一層包括第一導電材料并且第二層包括第一介電材料；

在層級下面的下金屬層；

在層級上面的接合焊盤，接合焊盤通過延伸穿過層級的過孔耦合到下金屬層；以及

形成的穿過層級的部分的第一通道，第一通道圍繞過孔，第一通道包括第二介電材料。

2.如權利要求1所述的裝置，進一步包括穿過層級的第二部分的第二通道，第二通道圍繞過孔，第二通道包括第二介電材料。

3.如權利要求2所述的裝置，其中第二通道圍繞第一通道。

4.如權利要求1-3中的任一項所述的裝置，其中通過應用多個掩模并且用每個應用的掩模蝕刻到層級的不同深度來形成第一通道，其中掩模還被用于針對過孔形成通道，每個過孔耦合到層級的相應的第一層。

5.如權利要求1-4中的任一項所述的裝置，其中通過應用還被用于形成將存儲器陣列塊與彼此隔離的通道的掩模來形成第一通道。

6.如權利要求1-5中的任一項所述的裝置，其中在通道的底部處的第一通道的寬度是在3和5微米之間。

7.如權利要求1-5中的任一項所述的裝置，其中在第一通道的任何深度處的第一通道的寬度是在150和300納米之間。

8.如權利要求1-7中的任一項所述的裝置，其中第一介電材料和第二介電材料兩者都包括二氧化硅。

9.如權利要求1-8中的任一項所述的裝置，其中第二介電材料包括二氧化硅。

10.如權利要求1-9中的任一項所述的裝置，其中層級的第一層的至少部分形成NAND存儲器陣列的字線的至少部分。

11.一種方法，包括：

在襯底上面形成下金屬層；

形成包括交替的第一層和第二層的層級，其中第一層包括第一導電材料并且第二層包括第一介電材料；以及

形成穿過層級的部分的第一通道，第一通道用于圍繞用于將下金屬層耦合到接合焊盤的過孔，第一通道包括第二介電材料。

12.如權利要求11所述的方法，進一步包括形成穿過層級的第二部分的第二通道，第二通道圍繞過孔，第二通道包括第二介電材料。

13.如權利要求12所述的方法，其中第二通道圍繞第一通道。

14.如權利要求11-13中的任一項所述的方法，進一步包括通過應用多個掩模并且用每個應用的掩模蝕刻到層級的不同深度來形成第一通道，其中掩模還被用于針對過孔形成通道，每個過孔耦合到層級的相應的第一層。

15.如權利要求11-14中的任一項所述的方法，進一步包括通過應用還被用于形成將存儲器陣列塊與彼此隔離的通道的掩模來形成第一通道。

16.如權利要求11-15中的任一項所述的方法，其中在通道的底部處的第一通道的寬度是在3和5微米之間。

17.如權利要求11-15中的任一項所述的方法，其中在第一通道的任何深度處的第一通道的寬度是在150和300納米之間。

18.如權利要求11-17中的任一項所述的方法，其中第一介電材料和第二介電材料兩者都包括二氧化硅。

19.如權利要求11-18中的任一項所述的方法，其中第二介電材料包括二氧化硅。