[發(fā)明專(zhuān)利]存儲(chǔ)器芯片、具有該存儲(chǔ)器芯片的封裝裝置及其操作方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810613811.7
• 申請(qǐng)日: 2018-06-14
• 公開(kāi)（公告）號(hào): CN109659283B
• 公開(kāi)（公告）日: 2023-04-18
• 發(fā)明（設(shè)計(jì)）人: 成鎮(zhèn)溶;姜浩俊;樸相彬
• 申請(qǐng)（專(zhuān)利權(quán)）人: 愛(ài)思開(kāi)海力士有限公司
• 主分類(lèi)號(hào): H01L23/31
• 分類(lèi)號(hào): H01L23/31;H10B80/00;G11C11/406
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司 11127
• 代理人: 劉久亮

本文可提供一種存儲(chǔ)器芯片、具有該存儲(chǔ)器芯片的封裝裝置及其操作方法。該存儲(chǔ)器芯片包括：多個(gè)存儲(chǔ)器塊，各個(gè)存儲(chǔ)器塊包括用于存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)器單元；多個(gè)輸入/輸出焊盤(pán)，芯片地址被輸入至所述多個(gè)輸入/輸出焊盤(pán)；以及多個(gè)外圍電路，其被配置為將芯片地址編程到存儲(chǔ)器塊當(dāng)中的選定存儲(chǔ)器塊。

技術(shù)領(lǐng)域

本公開(kāi)的各種實(shí)施方式總體上涉及一種存儲(chǔ)器芯片、采用該存儲(chǔ)器芯片的封裝裝置及其操作方法。更具體地講，本發(fā)明涉及一種多芯片封裝裝置。

背景技術(shù)

由于最近半導(dǎo)體行業(yè)的進(jìn)步以及用戶(hù)的需求，越來(lái)越注重開(kāi)發(fā)尺寸和重量越來(lái)越小的電子裝置。例如，正在積極探索的一個(gè)途徑包括多個(gè)存儲(chǔ)器芯片被安裝在單個(gè)封裝裝置中的各種多芯片封裝裝置。

多芯片封裝裝置可主要用于需要減小尺寸和重量的蜂窩智能電話。與單芯片封裝裝置相比，多芯片封裝裝置通常可提供更高的存儲(chǔ)器容量和速度并且使得可降低與蜂窩智能電話關(guān)聯(lián)的總成本。總之，最近，對(duì)兩個(gè)或更多個(gè)存儲(chǔ)器芯片層疊在單個(gè)封裝中的多芯片封裝裝置的研究和開(kāi)發(fā)努力已明顯增加。

發(fā)明內(nèi)容

本公開(kāi)的各種實(shí)施方式涉及一種在維持或者甚至表現(xiàn)出改進(jìn)的容量和速度的同時(shí)具有減小的尺寸的改進(jìn)的多芯片封裝裝置。該多芯片封裝裝置采用新穎的存儲(chǔ)器芯片，其減小多芯片封裝裝置的尺寸，采用該存儲(chǔ)器芯片的封裝裝置及其操作方法。

本公開(kāi)的實(shí)施方式提供一種存儲(chǔ)器芯片，該存儲(chǔ)器芯片包括：多個(gè)存儲(chǔ)器塊，各個(gè)存儲(chǔ)器塊包括用于存儲(chǔ)數(shù)據(jù)的多個(gè)存儲(chǔ)器單元；多個(gè)輸入/輸出焊盤(pán)，芯片地址被輸入至所述多個(gè)輸入/輸出焊盤(pán)；以及多個(gè)外圍電路，其被配置為將芯片地址編程到存儲(chǔ)器塊當(dāng)中的選定存儲(chǔ)器塊。

本公開(kāi)的實(shí)施方式提供一種封裝裝置，該封裝裝置包括：多個(gè)存儲(chǔ)器芯片，各個(gè)存儲(chǔ)器芯片包括存儲(chǔ)不同的芯片地址的存儲(chǔ)器塊以及施加用于指示芯片地址的輸入狀態(tài)的信號(hào)的使能輸入焊盤(pán)和使能輸出焊盤(pán)。各個(gè)存儲(chǔ)器芯片可包括任一個(gè)使能輸入焊盤(pán)和任一個(gè)使能輸出焊盤(pán)。包括在各個(gè)存儲(chǔ)器芯片中的使能輸入焊盤(pán)可聯(lián)接到其它存儲(chǔ)器芯片中的對(duì)應(yīng)一個(gè)存儲(chǔ)器芯片的使能輸出焊盤(pán)。響應(yīng)于施加到使能輸入焊盤(pán)和使能輸出焊盤(pán)的信號(hào)，芯片地址可被依次輸入到存儲(chǔ)器芯片。

本公開(kāi)的實(shí)施方式提供一種操作封裝裝置的方法，該方法包括：將包括在多個(gè)存儲(chǔ)器芯片中的使能輸入焊盤(pán)和使能輸出焊盤(pán)彼此聯(lián)接的封裝操作；以及通過(guò)控制要施加到使能輸入焊盤(pán)和使能輸出焊盤(pán)的信號(hào)來(lái)將芯片地址依次編程到存儲(chǔ)器芯片。

本公開(kāi)的實(shí)施方式提供一種多芯片封裝裝置，該多芯片封裝裝置包括：一個(gè)層疊在另一個(gè)上的多個(gè)存儲(chǔ)器芯片，各個(gè)存儲(chǔ)器芯片包括：存儲(chǔ)器區(qū)域，其包括多個(gè)存儲(chǔ)器塊、多個(gè)電路以及被配置為控制外圍電路以將芯片地址編程到選定存儲(chǔ)器塊的控制電路；以及焊盤(pán)區(qū)域，其包括多個(gè)輸入焊盤(pán)和輸出焊盤(pán)。

對(duì)于本發(fā)明所屬領(lǐng)域的普通技術(shù)人員而言，本發(fā)明的這些和其它特征和優(yōu)點(diǎn)將從以下結(jié)合附圖的描述變得顯而易見(jiàn)。

附圖說(shuō)明

圖1是示出根據(jù)本公開(kāi)的實(shí)施方式的多芯片封裝裝置的圖。

圖2是示出根據(jù)本公開(kāi)的實(shí)施方式的安裝在圖1所示的多芯片封裝裝置中的存儲(chǔ)器芯片的示例性配置的圖。

圖3、圖4和圖5是示出根據(jù)本公開(kāi)的實(shí)施方式的存儲(chǔ)器塊的各種示例的圖。

圖6是示出根據(jù)本公開(kāi)的實(shí)施方式的圖1所示的存儲(chǔ)器芯片的聯(lián)接配置的圖。

圖7是示出根據(jù)本公開(kāi)的實(shí)施方式的圖1所示的多芯片封裝裝置的芯片地址輸入方法的流程圖。

圖8和圖9是詳細(xì)示出根據(jù)本公開(kāi)的實(shí)施方式的芯片地址輸入方法的時(shí)序圖。

圖10、圖11和圖12是示出根據(jù)本公開(kāi)的實(shí)施方式的輸入芯片地址的存儲(chǔ)器芯片的圖。

具體實(shí)施方式