[發明專利]一種高耐壓高導通性能P型柵極常關型HEMT器件及其制備方法

在審

• 申請號: 201810609679.2
• 申請日: 2018-06-13
• 公開（公告）號: CN108807509A
• 公開（公告）日: 2018-11-13
• 發明（設計）人: 劉揚;陳佳;李柳暗
• 申請（專利權）人: 中山大學
• 主分類號: H01L29/20
• 分類號: H01L29/20;H01L29/43;H01L21/336;H01L29/778
• 代理公司: 廣州粵高專利商標代理有限公司 44102
• 代理人: 陳偉斌

本發明涉及半導體的技術領域，更具體地，涉及一種高耐壓高導通性能P型柵極常關型HEMT器件及其制備方法。一種高耐壓高導通性能P型柵極常關型HEMT器件，其中，由下往上依次包括襯底，應力緩沖層，GaN外延層，AlGaN外延層，兩端形成源極和漏極，低溫合成無刻蝕損傷的柵極區域P型氧化物材料層、與漏極相連的P型氧化物材料層以及柵漏之間的場限環。該氧化物可作為柵極耗盡溝道電子實現常關型工作、與漏極相連的部分可以在關態時降低反向漏電流并在高場下注入空穴提升導通電阻穩定性。柵極金屬與漏極金屬之間的P型氧化物可以形成場限環結構，有利于柵漏間電場的均衡分布，提升耐壓能力。本發明工藝簡單且與傳統CMOS工藝兼容，能夠有效提高器件耐壓以及導通電阻穩定性。

技術領域

本發明涉及半導體的技術領域，更具體地，涉及一種高耐壓高導通性能P型柵極常關型HEMT器件及其制備方法。具體涉及在柵極區域、漏極區域及柵漏電極間沉積可低溫合成、無刻蝕損傷的P型氧化物材料。該氧化物可作為柵極耗盡溝道電子實現常關型工作、與漏極相連的部分可以在關態時降低反向漏電流并在高場下注入空穴提升導通電阻穩定性。柵極金屬與漏極金屬之間的P型氧化物可以形成場限環結構，有利于柵漏間電場的均衡分布，提升耐壓能力。

背景技術

眾所周知，電力電子系統一直助力于可持續發展和提高能量轉換率。功率半導體器件作為電力電子系統中能量轉換的關鍵部件之一，一直都是眾多學者的研究重點。GaN作為第三代半導體材料的代表，具有較大的禁帶寬度、較高的載流子遷移率、較高的擊穿電壓，一直以來被認為是高壓、高功率、高頻率應用的顯著候選。目前業界最普遍采用的GaN常關型器件為結型柵結構（p型柵）HFET結構。P型(Al)GaN柵極的存在有效地抬升了柵極下方溝道導帶能級，從而使得溝道二維電子氣耗盡，實現常關。但是目前GaN基器件主要為異質外延橫向器件，而在異質外延生長過程中應力釋放產生大量位錯缺陷，導致耐壓能力不夠及導通電阻不穩定性的難題，如何改善這一問題成為GaN基電力電子器件領域里研究最多的難點之一。

提升導通電阻穩定性可以從材料和器件兩方面進行改善。材料生長方面主要對表面、界面及材料體內的缺陷進行調控。通過多年發展已經得到明顯提升。在器件結構方面特別是針對p型柵極器件，有學者（T. Kenichiro, et al, IEEE InternationalReliability Physics Symposium (IRPS), pp.1938-1891(2017)）將漏極與P-GaN相連形成p-drain結構，可有效抑制電流崩塌，降低反向漏電從而提高導通電阻穩定性。由此可見，對于P型柵極器件，在漏極加入一個P型層材料可以有效提高器件導通電阻穩定性。

目前在提升耐壓方面存在以下幾種方案：1、引入場板結構或采用 MIS 結構；2、Si襯底轉移或者剝離技術；3、對緩沖層材料進行補償摻雜技術，提高緩沖層絕緣性能；4、改進緩沖層材料生長工藝， 增加緩沖層厚度；5、緩沖層背勢壘結構設計。而針對p型柵極器件，有學者（O. Hiroshi, et al, Japanese Journal of Applied Physics, 2018,57(04):FG09）使用p型半導體材料在柵極和漏極之間形成場限環結構可以大大提升GaN垂直器件的擊穿電壓。

綜上所述，利用p型材料實現GaN常關型HEMTs時，可同時引入p-漏極及場限環結構以提升器件性能。然而目前p-GaN的圖形化基于刻蝕方法形成，刻蝕均勻性很難控制，且刻蝕會損傷AlGaN表面，導致器件接入區2DEG的電學性能下降。因此，本發明提出使用低溫合成且不需要刻蝕的同時能實現以上功能的P型氧化物材料來代替傳統的P型材料。通過使用本發明所描述的P型氧化物材料，可以簡化實驗的工藝，并且該材料也是和傳統器件工藝兼容的。

發明內容

本發明為克服上述現有技術所述的至少一種缺陷，目的主要在針對傳統p型材料生長溫度高、摻雜困難以及需要刻蝕等難點，提出一種工藝簡單且能同時實現常關工作、高耐壓及高導通電阻穩定性的制備方法。