[發明專利]一種音頻模數轉換芯片陣列幀時鐘同步的實現裝置及實現方法

有效

• 申請號: 201810606617.6
• 申請日: 2018-06-13
• 公開（公告）號: CN109039335B
• 公開（公告）日: 2021-09-24
• 發明（設計）人: 汪俊達;張保華;於清;林坤;楊曉華
• 申請（專利權）人: 蘇州順芯半導體有限公司
• 主分類號: H03M1/12
• 分類號: H03M1/12
• 代理公司: 蘇州集律知識產權代理事務所(普通合伙) 32269
• 代理人: 安紀平

本發明揭示了一種音頻模數轉換芯片陣列幀時鐘同步的實現裝置及實現方法，通過在現有音頻模數轉換芯片的基礎上，在芯片正式工作之前，通過復用音頻輸出信號管腳和增加LRCK同步分頻計數處理單元的方式，實現陣列中各個音頻ADC芯片的內部LRCK信號之間的同步，進而最后實現在音頻ADC芯片陣列中各個音頻ADC芯片各聲道之間的同步。

技術領域

本發明涉及一種音頻模數轉換(ADC)芯片陣列，尤其是涉及一種音頻模數轉換芯片陣列幀時鐘同步的實現裝置及實現方法。

背景技術

隨著語音識別技術的高速發展，音頻ADC(Analog-to-digital converter，模擬數字轉換器)芯片在該領域得到越來越廣泛的應用。在一些要求比較高的語音識別應用領域，需要將多個音頻ADC芯片集成起來形成一個陣列(常稱作麥克風陣列)的形式，用以提高語音識別的效果。

音頻ADC芯片陣列的集成方式多種多樣，常見的有兩類集成方式。第1類是將各個音頻ADC芯片的輸出音頻串行數據信號線以三態的方式集成在一根共享音頻數據信號線上，然后各個音頻ADC芯片分時占用這根共享音頻數據信號線，如附圖1a所示；第2類是每個音頻ADC芯片包含一個音頻數據輸入信號線和一個音頻數據輸出信號線，然后將前一級音頻ADC芯片的音頻輸出信號線接到后一級音頻ADC芯片的音頻輸入信號線上，一級一級地傳遞下去，最后通過最后一級音頻ADC芯片的音頻輸出數據信號線傳遞出去，如附圖1b所示。

各個音頻ADC聲道數據在音頻數據信號線上的組織方式也是多種多樣的，常見的有兩類組織方式。第1類是將各個ADC聲道的音頻數據放在一個LRCK(左/右時鐘)周期內輸出，此類方式要求用戶接收側包含支持此種格式的數據接收處理電路；第2類是一個內部LRCK周期只輸出兩個聲道，接口LRCK頻率為內部LRCK頻率的倍數，每個接口LRCK周期只輸出兩個聲道，多個音頻ADC芯片的多個聲道數據按照一定順序以N個外部接口LRCK時間長度為周期(N個外部接口LRCK時間長度長度等于一個內部LRCK周期長度)循環發送給用戶接收側。第2類多聲道數據組織方式的音頻ADC芯片陣列的優點是：用戶接收側不需要特別的數據接收處理電路，而是采用普通的立體聲音頻接收處理電路即可。

但是，對于采用第2類多聲道數據組織方式的音頻ADC芯片陣列，為了保持陣列中各個音頻ADC芯片的采樣同步，需要解決陣列中各個音頻ADC芯片各聲道之間的同步問題，而各個音頻ADC芯片的采樣同步又是依賴其內部LRCK，所以就要解決陣列中各個音頻ADC芯片的內部LRCK之間的同步問題。

發明內容

本發明的目的在于克服現有技術的缺陷，提供一種可實現陣列中各個音頻ADC芯片各聲道之間同步的音頻模數轉換芯片陣列幀時鐘同步的實現裝置及實現方法。

為實現上述目的，本發明提出如下技術方案：一種音頻模數轉換芯片陣列幀時鐘同步的實現裝置，

優選地，所述裝置包括多級相連的音頻模數轉換芯片，所述音頻模數轉換芯片包括：

配置接口單元，用于輸出LRCK同步控制信號sync_sel；

同步開關，與配置接口單元相連，用于根據所述LRCK同步控制信號sync_sel控制所述同步開關的輸出信號是否作為LRCK同步分頻計數處理單元的內部LRCK同步輸入信號sync_ip；

LRCK同步分頻計數處理單元，與同步開關相連，用于對音頻模數轉換芯片輸入的外部LRCK信號分頻，并將分頻后的信號用作芯片內部LRCK信號i_lrck，且用于根據接收的所述同步開關的同步輸入信號sync_ip，輸出供后一級芯片同步使用的內部LRCK同步輸出信號sync_op；