[發明專利]一種音頻模數轉換芯片陣列幀時鐘同步的實現裝置及實現方法有效
| 申請號: | 201810606617.6 | 申請日: | 2018-06-13 |
| 公開(公告)號: | CN109039335B | 公開(公告)日: | 2021-09-24 |
| 發明(設計)人: | 汪俊達;張保華;於清;林坤;楊曉華 | 申請(專利權)人: | 蘇州順芯半導體有限公司 |
| 主分類號: | H03M1/12 | 分類號: | H03M1/12 |
| 代理公司: | 蘇州集律知識產權代理事務所(普通合伙) 32269 | 代理人: | 安紀平 |
| 地址: | 215021 江蘇省蘇州市工業*** | 國省代碼: | 江蘇;32 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 音頻 轉換 芯片 陣列 時鐘 同步 實現 裝置 方法 | ||
1.一種音頻模數轉換芯片陣列幀時鐘同步的實現裝置,其特征在于,所述裝置包括多級相連的音頻模數轉換芯片,所述音頻模數轉換芯片包括:
配置接口單元,用于輸出LRCK同步控制信號sync_sel;
同步開關,與配置接口單元相連,用于根據所述LRCK同步控制信號sync_sel控制所述同步開關的輸出信號是否作為LRCK同步分頻計數處理單元的內部LRCK同步輸入信號sync_ip;
LRCK同步分頻計數處理單元,與同步開關相連,用于對音頻模數轉換芯片輸入的外部LRCK信號分頻,并將分頻后的信號用作芯片內部LRCK信號i_lrck,且用于根據接收的所述同步開關的同步輸入信號sync_ip,輸出供后一級芯片同步使用的內部LRCK同步輸出信號sync_op;
所述后一級音頻模數轉換芯片根據接收的前一級音頻模數轉換芯片的LRCK同步輸出信號sync_op,作為其芯片內部LRCK同步輸入信號sync_ip,根據所述內部LRCK同步輸入信號sync_ip及自身的計數目標值,調整其分頻后的芯片內部LRCK信號i_lrck的相位,使調整后的所述芯片內部LRCK信號i_lrck的相位與前一級芯片內部LRCK信號i_lrck相位相同。
2.根據權利要求1所述的實現裝置,其特征在于,所述LRCK同步分頻計數處理單元根據LRCK分頻系數將所述外部LRCK信號分頻,所述芯片自身的計數目標值與所述LRCK分頻系數相同。
3.根據權利要求1所述的實現裝置,其特征在于,所述音頻模數轉換芯片還包括ADC數據處理單元和輸出選擇器,其中,
所述ADC數據處理單元的輸入端與配置接口單元及LRCK同步分頻計數處理單元均相連,輸出端與輸出選擇器相連,用于根據LRCK同步分頻計數處理單元輸出的所述內部LRCK信號i_lrck,將模擬輸入音頻信號轉換為數字輸出信號o_adcdat;
所述輸出選擇器與LRCK同步分頻計數處理單元、ADC數據處理單元和配置接口單元均相連,用于根據配置接口單元輸出的輸出控制信號o_sel,選擇LRCK同步分頻計數處理單元輸出的內部LRCK同步輸出信號sync_op、ADC數據處理單元輸出的數字輸出信號o_adcdat之一作為其輸出信號adcdat。
4.根據權利要求3所述的實現裝置,其特征在于,所述ADC數據處理單元的輸入端還接收前級芯片輸出的數字串行音頻輸出信號tdmin和本級芯片模擬輸入信號AIN,且所述輸出選擇器輸出端與后一級芯片相連。
5.根據權利要求3所述的實現裝置,其特征在于,所述ADC數據處理單元的輸入端還接收本級芯片模擬輸入信號AIN,且所述輸出選擇器輸出端同時與其自身同步開關的輸入端及后一級芯片相連。
6.根據權利要求1所述的實現裝置,其特征在于,所述音頻模數轉換芯片還包括芯片狀態機和時鐘復位單元,其中,
所述芯片狀態機與配置接口單元相連,用于控制芯片至少逐步處于復位初始狀態、LRCK同步處理工作狀態和正常工作狀態;
所述時鐘復位單元用于在芯片上電啟動后,使得芯片處于所述復位初始狀態,在外部主控CPU完成芯片的所有配置操作后,解除芯片復位,使得芯片先進入到LRCK同步處理工作狀態,等到芯片完成LRCK同步處理之后,外部主控CPU通過配置接口將芯片切換到正常工作狀態。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于蘇州順芯半導體有限公司,未經蘇州順芯半導體有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810606617.6/1.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:攝像裝置和電子設備
- 下一篇:一種提高單片機模數轉換精度的電路





