[發明專利]一種半導體結構及其形成方法、以及SRAM

有效

• 申請號: 201810589784.4
• 申請日: 2018-06-08
• 公開（公告）號: CN110581133B
• 公開（公告）日: 2022-09-13
• 發明（設計）人: 金吉松
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L27/11
• 分類號: H01L27/11
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 潘彥君;李麗

一種半導體結構及其形成方法、以及SRAM，所述方法包括：形成基底，基底包括襯底以及位于襯底上多個鰭部，襯底包括用于形成第一上拉晶體管的第一PMOS區以及用于形成第二上拉晶體管的第二PMOS區，位于第一PMOS區襯底上的鰭部為第一鰭部，位于第二PMOS區襯底上的鰭部為第二鰭部，位于第一PMOS區和第二PMOS區交界處襯底上的鰭部為第三鰭部；形成橫跨第一鰭部的第一柵極結構以及橫跨第二鰭部的第二柵極結構；在第一柵極結構兩側的第一鰭部內形成第一摻雜外延層，在第二柵極結構兩側的第二鰭部內形成第二摻雜外延層。本發明通過在第一鰭部與第二鰭部之間形成第三鰭部，避免了第一摻雜外延層和第二摻雜外延層發生橋接的問題。

技術領域

本發明涉及半導體領域，尤其涉及一種半導體結構及其形成方法、以及SRAM。

背景技術

靜態隨機存儲器(Static Random Access Memory，SRAM)作為揮發性存儲器中的一種，具有高速度、低功耗以及與標準工藝相兼容等優點，廣泛應用于PC、智能卡、數碼相機、多媒體播放器等領域。

現有技術的6T結構的SRAM單元通常包括存儲單元和兩個讀寫單元。其中存儲單元包括兩個上拉晶體管和兩個下拉晶體管，兩個上拉晶體管與字線相連，兩個下拉晶體管與地線相連，存儲單元有兩個存儲節點和兩個打開節點，用于存儲1或0信號；兩個讀寫單元為兩個傳輸晶體管，每個傳輸晶體管一端與存儲單元的一個存儲節點和一個打開節點相連，另一端與位線相連，用于對存儲單元進行讀寫操作。

在半導體制造中，隨著超大規模集成電路的發展趨勢，集成電路特征尺寸持續減小。為了更好的適應特征尺寸的減小，半導體工藝逐漸開始從平面MOSFET向具有更高功效的三維立體式的晶體管過渡，如鰭式場效應晶體管(FinFET)。FinFET中，柵極結構至少可以從兩側對超薄體(鰭部)進行控制，與平面MOSFET相比，柵極結構對溝道的控制能力更強，能夠很好的抑制短溝道效應；且FinFET相對于其他器件，與現有集成電路制造具有更好的兼容性。

但是，現有技術形成的SRAM的電學性能仍有待提高。

發明內容

本發明解決的問題是提供一種半導體結構及其形成方法、以及SRAM，優化半導體器件的電學性能。

為解決上述問題，本發明提供一種半導體結構的形成方法，包括：形成基底，所述基底包括襯底以及位于所述襯底上多個分立的鰭部，所述襯底包括用于形成第一上拉晶體管的第一PMOS區、以及與所述第一PMOS區相鄰且用于形成第二上拉晶體管的第二PMOS區，位于所述第一PMOS區襯底上的鰭部為第一鰭部，位于所述第二PMOS區襯底上的鰭部為第二鰭部，位于所述第一PMOS區與第二PMOS區交界處襯底上的鰭部為第三鰭部；形成橫跨所述第一鰭部的第一柵極結構以及橫跨所述第二鰭部的第二柵極結構，所述第一柵極結構覆蓋所述第一鰭部的部分頂部表面和部分側壁表面，所述第二柵極結構覆蓋所述第二鰭部的部分頂部表面和部分側壁表面；在所述第一柵極結構兩側的第一鰭部內形成第一摻雜外延層，在所述第二柵極結構兩側的第二鰭部內形成第二摻雜外延層。

相應的，本發明還提供一種半導體結構，包括：基底，所述基底包括襯底以及位于所述襯底上多個分立的鰭部，所述襯底包括形成有第一上拉晶體管的第一PMOS區、以及與所述第一PMOS區相鄰且形成有第二上拉晶體管的第二PMOS區，位于所述第一PMOS區襯底上的鰭部為第一鰭部，位于所述第二PMOS區襯底上的鰭部為第二鰭部，位于所述第一PMOS區與所述第二PMOS區交界處襯底上的鰭部為第三鰭部；第一柵極結構橫跨所述第一鰭部，第二柵極結構橫跨所述第二鰭部，所述第一柵極結構覆蓋所述第一鰭部的部分頂部表面和部分側壁表面，所述第二柵極結構覆蓋所述第二鰭部的部分頂部表面和部分側壁表面；第一摻雜外延層，位于所述第一柵極結構兩側的第一鰭部內，第二摻雜外延層，位于所述第二柵極結構兩側的第二鰭部內。

相應的，本發明還提供一種SRAM，所述SRAM包括多個采用本發明所述半導體結構的形成方法形成的半導體結構。