[發明專利]快閃存儲器及其制造方法

有效

• 申請號: 201810588322.0
• 申請日: 2018-06-08
• 公開（公告）號: CN108807392B
• 公開（公告）日: 2020-12-18
• 發明（設計）人: 徐濤;李冰寒
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11521
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅

1.一種快閃存儲器的制造方法，其特征在于，包括：

提供半導體襯底，在所述半導體襯底表面上依次形成浮柵氧化層、浮柵層以及硬掩膜層；

刻蝕所述硬掩膜層以及部分厚度的所述浮柵層，以形成開口；

在所述開口的側壁上形成第一側墻；

對所述開口中的浮柵層進行勢壘雜質摻雜，且摻雜的勢壘雜質延伸至所述第一側墻的部分底部下方的浮柵層中，以將所述浮柵層分成勢壘摻雜的浮柵層和非勢壘摻雜的浮柵層；

以所述第一側墻為掩膜，刻蝕所述開口中的勢壘摻雜的浮柵層和浮柵氧化層，直至暴露出下方的半導體襯底表面，所述第一側墻的底部下方保留有部分所述勢壘摻雜的浮柵層；

對所述開口底部暴露的半導體襯底進行摻雜，以形成源區；

在所述開口中形成第二側墻，所述第二側墻完全覆蓋所述浮柵氧化層和勢壘摻雜的浮柵層的側壁；

形成填充于所述開口中的源線多晶硅；

去除所述硬掩膜層，并以所述第一側墻為掩膜，刻蝕所述非勢壘摻雜的浮柵層以及所述浮柵氧化層，直至暴露出所述半導體襯底的表面，以形成浮柵，所述浮柵中形成有自建勢壘，所述自建勢壘和所述第二側墻共同實現所述浮柵和所述源線多晶硅之間的隔離。

2.如權利要求1所述的快閃存儲器的制造方法，其特征在于，在形成所述浮柵層之后且在所述硬掩膜層之前，還包括：

依次刻蝕所述浮柵層、浮柵氧化層和半導體襯底，形成淺溝槽，以在所述半導體襯底中定義出有源區；

形成填充于所述淺溝槽中的淺溝槽隔離結構。

3.如權利要求1所述的快閃存儲器的制造方法，其特征在于，采用傾斜離子注入、垂直離子注入或擴散的方式對所述開口中的浮柵層進行摻雜。

4.如權利要求3所述的快閃存儲器的制造方法，其特征在于，所述非勢壘摻雜的浮柵層中摻雜有N型雜質離子，對所述開口中的浮柵層進行勢壘雜質摻雜的勢壘雜質包括P型雜質離子。

5.如權利要求4所述的快閃存儲器的制造方法，其特征在于，所述P型雜質離子的劑量大于所述N型雜質離子的劑量。

6.如權利要求4所述的快閃存儲器的制造方法，其特征在于，所述P型雜質離子包括硼、氟化硼、銦和鎵中的至少一種。

7.如權利要求6所述的快閃存儲器的制造方法，其特征在于，對所述開口中的浮柵層進行勢壘雜質摻雜后還進行退火處理，所述退火的溫度為800℃~1200℃，退火時間為5s~150s。

8.如權利要求1所述的快閃存儲器的制造方法，其特征在于，所述第二側墻的材料為包括采用高于500oC的工藝溫度沉積形成的高溫氧化物。

9.一種快閃存儲器，其特征在于，包括：

半導體襯底；

位于所述半導體襯底上方的開口；

分居所述開口兩側并依次層疊在所述半導體襯底表面上的浮柵氧化層、浮柵和第一側墻，且所述浮柵為相鄰接的非勢壘摻雜的浮柵層和勢壘摻雜的浮柵層，且所述勢壘摻雜的浮柵層的側壁被所述開口暴露出來，所述浮柵中形成有自建勢壘；

位于所述開口的底部下方的半導體襯底中的源區；

位于所述開口中的第二側墻，所述第二側墻完全覆蓋所述浮柵氧化層和勢壘摻雜的浮柵層的側壁；

填充于所述開口中的源線多晶硅，所述自建勢壘和所述第二側墻共同實現所述浮柵和所述源線多晶硅之間的隔離。

10.如權利要求9所述的快閃存儲器，其特征在于，所述非勢壘摻雜的浮柵層中摻雜有N型雜質離子，所述勢壘摻雜的浮柵層中摻雜的勢壘雜質包括P型雜質離子。

11.如權利要求10所述的快閃存儲器，其特征在于，所述P型雜質離子的劑量大于所述N型雜質離子的劑量。

12.如權利要求10所述的快閃存儲器，所述P型雜質離子包括硼、氟化硼、銦和鎵中的至少一種。

13.如權利要求10所述的快閃存儲器，所述第二側墻的材料包括采用高于500oC的工藝溫度沉積形成的高溫氧化物。