[發明專利]快閃存儲器及其制造方法

有效

• 申請號: 201810588322.0
• 申請日: 2018-06-08
• 公開（公告）號: CN108807392B
• 公開（公告）日: 2020-12-18
• 發明（設計）人: 徐濤;李冰寒
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L27/11517
• 分類號: H01L27/11517;H01L27/11521
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 屈蘅

本發明提供一種快閃存儲器及其制造方法，所述制造方法，在刻蝕開口中的浮柵層之前，先對所述開口中的浮柵層進行勢壘雜質摻雜，且所述摻雜的勢壘雜質延伸至所述第一側墻的部分底部下方的浮柵層中，以將浮柵層劃分為勢壘摻雜的浮柵層和非勢壘摻雜的浮柵層，進而在后續可以形成包括非勢壘摻雜的浮柵層和勢壘摻雜的浮柵層的浮柵，在所述浮柵中非勢壘摻雜的浮柵層和勢壘摻雜的浮柵層可以形成自建勢壘，即使形成的第二側墻在浮柵側壁上的覆蓋厚度較薄，所述自建勢壘也能用于提高浮柵和后續填充在所述開口中的源線多晶硅之間的隔離性能，因此可以提高快閃存儲器的數據保持能力。

技術領域

本發明涉及半導體制造領域，尤其涉及一種快閃存儲器及其制造方法。

背景技術

目前，快閃存儲器(Flash memory)，又稱為閃存，已經成為非揮發性存儲器的主流，其存儲單元是在傳統的MOS晶體管結構基礎上，增加了一個浮柵(Floating Gate，FG)，并利用浮柵來存儲電荷，實現存儲內容的非揮發性，而存儲單元與存儲單元之間需要淺溝槽隔離(STI，Shallow Trench Isolation)結構進行電隔離。請參考圖1，現有技術中一種典型的快閃存儲器的制造方法包括以下步驟：

首先，提供具有有源區(ACT)的半導體襯底100，在所述半導體襯底100上依次覆蓋浮柵氧化層(GOX)101、浮柵層(FG ploy)102和氮化硅等硬掩膜層103，在浮柵層102的表面上沉積硬掩膜層103之前還可以形成淺溝槽隔離結構(STI)，用于各個存儲單元之間的電隔離，所述淺溝槽隔離結構的頂面高于浮柵層102的頂面；

然后，采用浮柵光罩(FG mask，浮柵掩膜版)光刻、刻蝕所述硬掩膜層103以及部分厚度的所述浮柵層102，以形成開口104，并通過側墻材料沉積和刻蝕工藝在所述開口104的側壁上形成第一側墻105；

接著，以所述第一側墻105為掩膜，繼續刻蝕所述開口104底部的浮柵層102以及下方的浮柵氧化層101，直至暴露出下方的半導體襯底100(即半導體襯底100的有源區)的表面，并進一步對所述開口104底部暴露出的半導體襯底100進行源漏離子注入，以形成公共的源區或漏區(未圖示)；

之后，可以在整個器件表面再次沉積側墻材料，并對再次沉積的側墻材料進行刻蝕，以在所述開口104底部形成覆蓋在浮柵層102和浮柵氧化層101的側壁上的第二側墻106。

在上述快閃存儲器的制造工藝流程中，當刻蝕浮柵層102和浮柵氧化層101時，通常會存在一定的過刻蝕，由此會產生有源區凹陷(ACT recess或ACT Pits)107a，該有源區凹陷107a會導致沉積用于制作第二側墻106的側墻材料的臺階覆蓋性差，使得形成的第二側墻106在浮柵層103的側壁上的覆蓋厚度較薄，如圖107b所示，由此會造成浮柵FG和填充在所述開口104中的多晶硅(例如源線多晶硅)之間的隔離性能下降，進而削弱快閃存儲器的數據保留(data retention)性能，甚至造成閃存的數據保持失效問題(data retentionfailure issue)。

因此，提供一種改進的快閃存儲器結構的制造方法是本領域技術人員需要解決的課題。

發明內容

本發明的目的在于提供一種快閃存儲器的制造方法，能夠提高快閃存儲器的數據保持能力。

為解決上述問題，本發明提出一種快閃存儲器的制造方法，包括：

提供半導體襯底，在所述半導體襯底表面上依次形成浮柵氧化層、浮柵層以及硬掩膜層；

刻蝕所述硬掩膜層以及部分厚度的所述浮柵層，以形成開口；

在所述開口的側壁上形成第一側墻；

對所述開口中的浮柵層進行勢壘雜質摻雜，且摻雜的勢壘雜質延伸至所述第一側墻的部分底部下方的浮柵層中，以形成勢壘摻雜的浮柵層；