[發(fā)明專利]半導(dǎo)體元件及其制作方法有效
| 申請?zhí)枺?/td> | 201810582040.X | 申請日: | 2018-06-07 |
| 公開(公告)號: | CN110581103B | 公開(公告)日: | 2022-04-12 |
| 發(fā)明(設(shè)計)人: | 吳柏翰;李甫哲;蔡建成;劉姿岑;呂文杰 | 申請(專利權(quán))人: | 聯(lián)華電子股份有限公司;福建省晉華集成電路有限公司 |
| 主分類號: | H01L21/8242 | 分類號: | H01L21/8242;H01L27/108 |
| 代理公司: | 北京市柳沈律師事務(wù)所 11105 | 代理人: | 陳小雯 |
| 地址: | 中國臺*** | 國省代碼: | 臺灣;71 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 半導(dǎo)體 元件 及其 制作方法 | ||
本發(fā)明公開一種半導(dǎo)體元件及其制作方法,該制作半導(dǎo)體元件的方法為,主要先形成一第一位線結(jié)構(gòu)于一基底上,然后形成一第一間隙壁于第一位線結(jié)構(gòu)旁,形成一層間介電層于第一間隙壁旁,去除部分層間介電層以及部分第一間隙壁并暴露出第一位線結(jié)構(gòu)側(cè)壁,之后再形成一第一存儲節(jié)點接觸隔離結(jié)構(gòu)于第一位線結(jié)構(gòu)旁,其中第一存儲節(jié)點接觸隔離結(jié)構(gòu)直接接觸第一位線結(jié)構(gòu)以及第一間隙壁。
技術(shù)領(lǐng)域
本發(fā)明涉及一種制作半導(dǎo)體元件的方法,尤其是涉及一種制作動態(tài)隨機存取存儲器(Dynamic Random Access Memory,DRAM)元件的方法。
背景技術(shù)
隨著各種電子產(chǎn)品朝小型化發(fā)展的趨勢,動態(tài)隨機存取存儲器(DRAM)單元的設(shè)計也必須符合高集成度及高密度的要求。對于一具備凹入式柵極結(jié)構(gòu)的DRAM單元而言,由于其可以在相同的半導(dǎo)體基底內(nèi)獲得更長的載流子通道長度,以減少電容結(jié)構(gòu)的漏電情形產(chǎn)生,因此在目前主流發(fā)展趨勢下,其已逐漸取代僅具備平面柵極結(jié)構(gòu)的DRAM單元。
一般來說,具備凹入式柵極結(jié)構(gòu)的DRAM單元會包含一晶體管元件與一電荷貯存裝置,以接收來自于位線及字符線的電壓信號。然而,受限于制作工藝技術(shù)之故,現(xiàn)有具備凹入式柵極結(jié)構(gòu)的DRAM單元仍存在有許多缺陷,還待進一步改良并有效提升相關(guān)存儲器元件的效能及可靠度。
發(fā)明內(nèi)容
本發(fā)明一實施例公開一種制作半導(dǎo)體元件的方法,其主要先形成一第一位線結(jié)構(gòu)于一基底上,然后形成一第一間隙壁于第一位線結(jié)構(gòu)旁,形成一層間介電層于第一間隙壁旁,去除部分層間介電層以及部分第一間隙壁并暴露出第一位線結(jié)構(gòu)側(cè)壁,之后再形成一第一存儲節(jié)點接觸隔離結(jié)構(gòu)于第一位線結(jié)構(gòu)旁,其中第一存儲節(jié)點接觸隔離結(jié)構(gòu)直接接觸第一位線結(jié)構(gòu)以及第一間隙壁。
本發(fā)明另一實施例公開一種半導(dǎo)體元件,其主要包含:一位線結(jié)構(gòu)設(shè)于一基底上;一間隙壁設(shè)于該位線結(jié)構(gòu)以及該基底之間;以及一存儲節(jié)點接觸隔離結(jié)構(gòu)設(shè)于該位線結(jié)構(gòu)旁并設(shè)于該間隙壁上。
本發(fā)明又一實施例公開一種半導(dǎo)體元件,其主要包含:一第一位線結(jié)構(gòu)沿著一第一方向延伸于一基底上;一第一間隙壁沿著該第一方向延伸于該第一位線結(jié)構(gòu)旁;以及一第一存儲節(jié)點接觸隔離結(jié)構(gòu)沿著一第二方向延伸于該第一位線結(jié)構(gòu)旁,其中該第一存儲節(jié)點接觸隔離結(jié)構(gòu)直接接觸該第一位線結(jié)構(gòu)以及該第一間隙壁。
附圖說明
圖1為本發(fā)明制作一動態(tài)隨機存取存儲器元件的上視圖;
圖2至圖4為圖1中沿著切線AA’方向制作動態(tài)隨機存取存儲器元件的方法示意圖;
圖5至圖7為圖1中沿著切線BB’方向制作動態(tài)隨機存取存儲器元件的方法示意圖;
圖8為圖1中兩相鄰位線結(jié)構(gòu)間的局部放大上視圖。
主要元件符號說明
10 動態(tài)隨機存取存儲器元件 12 位線結(jié)構(gòu)
14 字符線 16 基底
18 主動區(qū)(有源區(qū)) 20 存儲單元區(qū)
22 柵極 24 淺溝絕緣
26 位線結(jié)構(gòu) 28 位線結(jié)構(gòu)
30 第一間隙壁 32 第二間隙壁
34 導(dǎo)電層 36 金屬層
38 掩模層 40 堆疊層
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于聯(lián)華電子股份有限公司;福建省晉華集成電路有限公司,未經(jīng)聯(lián)華電子股份有限公司;福建省晉華集成電路有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810582040.X/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





