[發(fā)明專利]半導體元件及其制作方法

有效

• 申請?zhí)枺?/td>: 201810582040.X
• 申請日: 2018-06-07
• 公開（公告）號: CN110581103B
• 公開（公告）日: 2022-04-12
• 發(fā)明（設計）人: 吳柏翰;李甫哲;蔡建成;劉姿岑;呂文杰
• 申請（專利權）人: 聯華電子股份有限公司;福建省晉華集成電路有限公司
• 主分類號: H01L21/8242
• 分類號: H01L21/8242;H01L27/108
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

1.一種制作半導體元件的方法，其特征在于，包含：

形成一第一位線結構于一基底上；

形成一第一間隙壁于該第一位線結構旁；

形成一層間介電層于該第一間隙壁旁；

去除部分該層間介電層以及部分該第一間隙壁并暴露出該第一位線結構側壁；以及

形成一第一存儲節(jié)點接觸隔離結構于該第一位線結構旁，其中該第一存儲節(jié)點接觸隔離結構直接接觸該第一位線結構以及該第一間隙壁。

2.如權利要求1所述的方法，另包含：

形成該第一位線結構以及一第二位線結構于該基底上；

形成該第一間隙壁于該第一位線結構旁以及一第二間隙壁于該第二位線結構旁；

形成該層間介電層于該第一間隙壁以及該第二間隙壁之間；

去除部分該層間介電層、部分該第一間隙壁以及部分該第二間隙壁并暴露出該第一位線結構側壁以及該第二位線結構側壁；以及

形成該第一存儲節(jié)點接觸隔離結構于該第一位線結構以及該第二位線結構之間，其中該第一存儲節(jié)點接觸隔離結構直接接觸該第一位線結構、該第一間隙壁、該第二位線結構以及該第二間隙壁。

3.如權利要求2所述的方法，另包含形成該第一存儲節(jié)點接觸隔離結構以及一第二存儲節(jié)點接觸隔離結構于該第一位線結構以及該第二位線結構之間。

4.如權利要求3所述的方法，其中該第二存儲節(jié)點接觸隔離結構直接接觸該第一位線結構、該第一間隙壁、該第二位線結構以及該第二間隙壁。

5.如權利要求3所述的方法，另包含形成一存儲節(jié)點接觸于該第一存儲節(jié)點接觸隔離結構以及該第二存儲節(jié)點接觸隔離結構之間。

6.如權利要求5所述的方法，其中該存儲節(jié)點接觸直接接觸該第一間隙壁、該第二間隙壁、該第一存儲節(jié)點接觸隔離結構以及該第二存儲節(jié)點接觸隔離結構。

7.如權利要求1所述的方法，其中該第一存儲節(jié)點接觸隔離結構包含氮碳化硅。

8.一種半導體元件，其特征在于，包含：

第一位線結構，沿著一第一方向延伸于一基底上；

第一間隙壁，沿著該第一方向延伸于該第一位線結構旁；以及

第一存儲節(jié)點接觸隔離結構，沿著一第二方向延伸于該第一位線結構旁，其中該第一存儲節(jié)點接觸隔離結構直接接觸該第一位線結構以及該第一間隙壁。

9.如權利要求8所述的半導體元件，另包含：

第二位線結構，沿著該第一方向延伸于該基底上；

第二間隙壁，沿著該第一方向延伸于該第二位線結構旁；以及

該第一存儲節(jié)點接觸隔離結構設于該第一位線結構以及該第二位線結構之間，其中該第一存儲節(jié)點接觸隔離結構直接接觸該第一位線結構、該第一間隙壁、該第二位線結構以及該第二間隙壁。

10.如權利要求9所述的半導體元件，另包含第二存儲節(jié)點接觸隔離結構，設于該第一位線結構以及該第二位線結構之間。

11.如權利要求10所述的半導體元件，其中該第二存儲節(jié)點接觸隔離結構直接接觸該第一位線結構、該第一間隙壁、該第二位線結構以及該第二間隙壁。

12.如權利要求10所述的半導體元件，另包含存儲節(jié)點接觸，設于該第一存儲節(jié)點接觸隔離結構以及該第二存儲節(jié)點接觸隔離結構之間。

13.如權利要求12所述的半導體元件，其中該存儲節(jié)點接觸直接接觸該第一間隙壁、該第二間隙壁、該第一存儲節(jié)點接觸隔離結構以及該第二存儲節(jié)點接觸隔離結構。

14.如權利要求8所述的半導體元件，其中該第一存儲節(jié)點接觸隔離結構包含氮碳化硅。