[發明專利]半導體結構及其形成方法

有效

• 申請號: 201810577904.9
• 申請日: 2018-06-07
• 公開（公告）號: CN110581102B
• 公開（公告）日: 2021-11-09
• 發明（設計）人: 周飛
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司;中芯國際集成電路制造（北京）有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238;H01L21/8244;H01L27/092;H01L27/11
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 高靜;李麗

1.一種半導體結構的形成方法，其特征在于，包括：

形成基底，所述基底包括襯底以及凸出于所述襯底的多個第一鰭部，所述襯底包括相鄰的第一區域和第二區域，所述第一區域和第二區域用于形成不同類型的晶體管；

在所述第一區域和第二區域交界處的襯底上形成偽鰭部；

形成橫跨所述第一鰭部和偽鰭部的第一功函數層，所述第一功函數層覆蓋所述第一鰭部的部分側壁和部分頂部，和偽鰭部的部分側壁和部分頂部；

采用濕法刻蝕工藝去除所述第一區域的第一功函數層。

2.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述基底的步驟中，所述第一鰭部還位于所述第一區域和第二區域交界處的襯底上，且位于所述第一區域和第二區域交界處襯底上的鰭部用于作為初始偽鰭部；

形成所述偽鰭部的步驟包括：在所述第一鰭部和初始偽鰭部露出的襯底上形成填充層，所述填充層覆蓋所述第一鰭部和初始偽鰭部的側壁；去除部分厚度的所述初始偽鰭部，保留剩余初始偽鰭部作為第二鰭部，且在所述填充層內形成露出所述第二鰭部的溝槽；在所述溝槽內形成隔離層，所述隔離層與所述第二鰭部構成所述偽鰭部。

3.如權利要求2所述的半導體結構的形成方法，其特征在于，在所述填充層內形成露出所述第二鰭部的溝槽的步驟中，所述溝槽底部至所述第一鰭部頂部的距離為至

4.如權利要求2所述的半導體結構的形成方法，其特征在于，在所述溝槽內形成所述隔離層的步驟包括：向所述溝槽內填充隔離材料層，所述隔離材料層覆蓋所述填充層頂部；

對所述隔離材料層進行平坦化處理，去除高于所述填充層頂部的隔離材料層，保留所述溝槽內的剩余隔離材料層作為所述隔離層。

5.如權利要求4所述的半導體結構的形成方法，其特征在于，向所述溝槽內填充隔離材料層的工藝為高密度等離子體化學氣相沉積工藝。

6.如權利要求2所述的半導體結構的形成方法，其特征在于，形成所述偽鰭部后，形成橫跨所述第一鰭部和偽鰭部的第一功函數層之前，還包括：去除部分厚度的所述填充層，保留剩余填充層作為隔離結構，所述隔離結構至少覆蓋所述第二鰭部的側壁，且所述隔離結構頂部低于所述第一鰭部和偽鰭部的頂部。

7.如權利要求6所述的半導體結構的形成方法，其特征在于，所述填充層的材料為氧化硅、氮化硅、氮氧化硅、氮碳氧化硅、碳化硅或氮碳化硅硼。

8.如權利要求1所述的半導體結構的形成方法，其特征在于，形成所述偽鰭部的步驟包括：在所述襯底上形成隔離材料層，所述隔離材料層覆蓋所述第一鰭部的側壁；

圖形化所述隔離材料層，在所述第一區域和第二區域交界處的襯底上形成隔離層，所述隔離層用于作為所述偽鰭部。

9.如權利要求2或8所述的半導體結構的形成方法，其特征在于，所述隔離層的材料為氮化硅、氧化硅、氮氧化硅、碳氧化硅、氮碳氧化硅、氮碳化硅硼、碳氮化硅或無定形碳。

10.如權利要求1所述的半導體結構的形成方法，其特征在于，沿垂直于所述第一鰭部延伸方向，所述偽鰭部的寬度為6nm至15nm。

11.如權利要求1所述的半導體結構的形成方法，其特征在于，所述半導體結構為SRAM；

形成基底的步驟中，所述第一區域為下拉晶體管區，所述第二區域為上拉晶體管區；或者，所述第一區域為上拉晶體管區，所述第二區域為下拉晶體管區。

12.一種半導體結構，其特征在于，包括：

基底，所述基底包括襯底以及凸出于所述襯底的多個第一鰭部，所述襯底包括相鄰的第一區域和第二區域，所述第一區域和第二區域形成有不同類型的晶體管；

偽鰭部，位于所述第一區域和第二區域交界處的襯底上；

橫跨所述第二區域第一鰭部的第一功函數層，所述第一功函數層覆蓋所述第二區域第一鰭部的部分側壁和部分頂部。