[發(fā)明專(zhuān)利]矢量信號(hào)分析中高速并行下變頻FPGA數(shù)據(jù)處理系統(tǒng)及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201810574092.2
• 申請(qǐng)日: 2018-06-05
• 公開(kāi)（公告）號(hào): CN108762154B
• 公開(kāi)（公告）日: 2019-11-05
• 發(fā)明（設(shè)計(jì)）人: 劉世超;張光山;劉磊;曹淑玉;焦志超;張寧
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)電子科技集團(tuán)公司第四十一研究所
• 主分類(lèi)號(hào): G05B19/042
• 分類(lèi)號(hào): G05B19/042
• 代理公司: 濟(jì)南圣達(dá)知識(shí)產(chǎn)權(quán)代理有限公司 37221
• 代理人: 李圣梅

本發(fā)明公開(kāi)了矢量信號(hào)分析中高速并行下變頻FPGA數(shù)據(jù)處理系統(tǒng)及方法，包括：模擬前端設(shè)備，所述模擬前端設(shè)備將輸入的中頻信號(hào)進(jìn)行多路并行數(shù)據(jù)采集并將采集的并行數(shù)據(jù)及進(jìn)行并行數(shù)據(jù)采集時(shí)的數(shù)據(jù)時(shí)鐘信號(hào)傳輸至FPGA數(shù)字信號(hào)處理平臺(tái)；FPGA數(shù)字信號(hào)處理平臺(tái)對(duì)接收的并行數(shù)據(jù)及數(shù)據(jù)時(shí)鐘進(jìn)行多路并行交叉混頻并將交叉混頻后的數(shù)據(jù)進(jìn)一步的處理為串行數(shù)據(jù)。本發(fā)明采用多路并行交叉混頻方法完成多路高速并行信號(hào)的下變頻，避免了將并行數(shù)據(jù)轉(zhuǎn)成串行數(shù)據(jù)，可進(jìn)行實(shí)時(shí)信號(hào)處理。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)據(jù)處理技術(shù)領(lǐng)域，特別是涉及矢量信號(hào)分析中高速并行下變頻FPGA數(shù)據(jù)處理系統(tǒng)及方法。

背景技術(shù)

目前，數(shù)字下變頻是矢量信號(hào)分析中數(shù)據(jù)前端處理的核心。隨著矢量信號(hào)分析帶寬越來(lái)越大，若采用傳統(tǒng)串行處理方式進(jìn)行數(shù)字下變頻，必然要求提高數(shù)據(jù)采集的采樣時(shí)鐘，同時(shí)也要大幅度提高數(shù)字信號(hào)處理平臺(tái)的工作時(shí)鐘，甚至可能超過(guò)硬件平臺(tái)本身極限，導(dǎo)致功能無(wú)法實(shí)現(xiàn)。

隨著矢量信號(hào)分析的帶寬越來(lái)越寬，分析的碼元速率更高，為保證矢量信號(hào)分析精度，數(shù)據(jù)采集速率越來(lái)越高，對(duì)數(shù)字下變頻的處理速度要求更快，以滿(mǎn)足實(shí)時(shí)數(shù)字信號(hào)處理需求。傳統(tǒng)采用基于數(shù)字DDS混頻方式在犧牲硬件資源情況下進(jìn)行數(shù)字下變頻，另外采用截位方式進(jìn)行數(shù)據(jù)處理，降低了分析精度，而且利用串行模式導(dǎo)致處理速度不高，不能滿(mǎn)足高速數(shù)字下變頻需求。

目前下變頻一般采用串行實(shí)現(xiàn)方式，如圖1所示。中頻輸入經(jīng)過(guò)數(shù)據(jù)采集，然后與直接數(shù)字合成的信號(hào)進(jìn)行混頻，然后經(jīng)過(guò)降采樣率濾波器組，完成數(shù)字下變頻的流程。降采樣濾波器組包括積分梳妝濾波器、半帶濾波器和低通濾波器，完成降采樣和低通濾波的功能，降低后續(xù)數(shù)據(jù)處理的難度。該實(shí)現(xiàn)方式的難點(diǎn)主要在混頻和積分梳妝濾波器的實(shí)現(xiàn)上，由于后續(xù)環(huán)節(jié)實(shí)現(xiàn)時(shí)已降低采樣率，所以實(shí)現(xiàn)壓力并不是很大。當(dāng)數(shù)據(jù)采集速度較高時(shí)，串行實(shí)現(xiàn)方式對(duì)FPGA的要求很高，普通的FPGA很難滿(mǎn)足其速度要求，即使?jié)M足要求，也會(huì)極大降低整個(gè)系統(tǒng)的穩(wěn)定性，很容易出現(xiàn)毛刺或者一些異常狀況。

可見(jiàn)，現(xiàn)有技術(shù)一般通過(guò)串行方式實(shí)現(xiàn)下變頻技術(shù)，實(shí)現(xiàn)方式簡(jiǎn)單，應(yīng)對(duì)原先帶寬較低的情況下，尚且能夠滿(mǎn)足需求。隨著采樣速率越來(lái)越高，對(duì)數(shù)字下變頻提出了新的要求，傳統(tǒng)的串行方式已經(jīng)不能夠或者很難滿(mǎn)足需求，串行實(shí)現(xiàn)方式要想實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)處理，需要極高的處理時(shí)鐘，這會(huì)極大提高對(duì)FPGA芯片的要求，同時(shí)加大了FPGA的開(kāi)發(fā)難度，降低系統(tǒng)的穩(wěn)定性。

綜上所述，現(xiàn)有技術(shù)中對(duì)于采樣速率較高的情況下，串行實(shí)現(xiàn)方式無(wú)法實(shí)現(xiàn)數(shù)據(jù)的實(shí)時(shí)處理問(wèn)題，尚缺乏有效的解決方案。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)的不足，本發(fā)明的目的之一是提供了矢量信號(hào)分析中高速并行下變頻FPGA數(shù)據(jù)處理系統(tǒng)，該系統(tǒng)中將部分串行處理部分轉(zhuǎn)換為并行處理，極大降低對(duì)工作時(shí)鐘的要求，同時(shí)也降低對(duì)硬件性能的要求，使實(shí)現(xiàn)高速并行下變頻更容易可靠。

矢量信號(hào)分析中高速并行下變頻FPGA數(shù)據(jù)處理系統(tǒng)，包括：模擬前端設(shè)備，所述模擬前端設(shè)備將輸入的中頻信號(hào)進(jìn)行多路并行數(shù)據(jù)采集并將采集的并行數(shù)據(jù)及進(jìn)行并行數(shù)據(jù)采集時(shí)的數(shù)據(jù)時(shí)鐘信號(hào)傳輸至FPGA數(shù)字信號(hào)處理平臺(tái)；

所述FPGA數(shù)字信號(hào)處理平臺(tái)對(duì)接收的并行數(shù)據(jù)及數(shù)據(jù)時(shí)鐘進(jìn)行多路并行交叉混頻并將交叉混頻后的數(shù)據(jù)進(jìn)一步的處理為串行數(shù)據(jù)。

進(jìn)一步優(yōu)選的技術(shù)方案，所述模擬前端設(shè)備中包括中頻輸入模塊，所述中頻輸入模塊利用數(shù)據(jù)采集系統(tǒng)產(chǎn)生的路數(shù)據(jù)并輸入至多路并行數(shù)據(jù)采集模塊；

所述多路并行數(shù)據(jù)采集模塊根據(jù)數(shù)據(jù)采集系統(tǒng)產(chǎn)生的多路數(shù)據(jù)的路數(shù)，直接在數(shù)字合成系統(tǒng)產(chǎn)生相應(yīng)的多路并行數(shù)據(jù)，對(duì)多路并行數(shù)據(jù)采用高穩(wěn)定度采樣時(shí)鐘進(jìn)行多路交替采樣得到采樣后的并行數(shù)據(jù)。