[發明專利]矢量信號分析中高速并行下變頻FPGA數據處理系統及方法

有效

• 申請號: 201810574092.2
• 申請日: 2018-06-05
• 公開（公告）號: CN108762154B
• 公開（公告）日: 2019-11-05
• 發明（設計）人: 劉世超;張光山;劉磊;曹淑玉;焦志超;張寧
• 申請（專利權）人: 中國電子科技集團公司第四十一研究所
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 濟南圣達知識產權代理有限公司 37221
• 代理人: 李圣梅

1.矢量信號分析中高速并行下變頻FPGA數據處理系統，其特征是，包括：模擬前端設備，所述模擬前端設備將輸入的中頻信號進行多路并行數據采集并將采集的并行數據及進行并行數據采集時的數據時鐘信號傳輸至FPGA數字信號處理平臺；

所述FPGA數字信號處理平臺對接收的并行數據及數據時鐘進行多路并行交叉混頻并將交叉混頻后的數據進一步的處理為串行數據；

所述模擬前端設備中包括中頻輸入模塊、多路并行數據采集模塊、高穩定度采樣時鐘；

所述中頻輸入模塊利用數據采集系統產生的路數據并輸入至多路并行數據采集模塊；

所述多路并行數據采集模塊根據數據采集系統產生的多路數據的路數，直接在數字合成系統產生相應的多路并行數據，對多路并行數據采用高穩定度采樣時鐘進行多路交替采樣得到采樣后的并行數據；

所述FPGA數字信號處理平臺包括多路并行交叉混頻模塊、級聯并行轉單端抽取處理模塊、直接數字合成、抽取倍數映射、半帶濾波模塊、低通濾波模塊；

所述多路并行交叉混頻模塊在混頻時將接收的并行數據分別與虛擬數字本振并行交叉相乘，所述多路并行交叉混頻模塊將產生的混頻信號輸出至級聯并行轉單端抽取處理模塊，級聯并行轉單端抽取處理模塊將根據矢量信號分析的帶寬、碼元速率對抽取倍數進行映射，在滿足后端處理數據率要求情況下對混頻后的數據進行抽取；

所述半帶濾波模塊對級聯并行轉單端抽取處理模塊抽取的信號進行半帶濾波以及低通濾波處理。

2.如權利要求1所述的矢量信號分析中高速并行下變頻FPGA數據處理系統，其特征是，所述虛擬數字本振由0或1數字混合組成的序列構成，所述虛擬數字本振采用直接數字合成產生的。

3.如權利要求1所述的矢量信號分析中高速并行下變頻FPGA數據處理系統，其特征是，所述級聯并行轉單端抽取處理模塊抽取時采用級聯并行轉單端抽取處理方式，首先將多路并行交叉數據進行單階固定倍數交叉并行轉單端疊加處理，然后進行可變倍數抽取處理。

4.采用權利要求1-3任一所述的矢量信號分析中高速并行下變頻FPGA數據處理系統的方法，其特征是，包括：

將輸入的中頻信號進行多路并行數據采集并將采集的并行數據及進行并行數據采集時的數據時鐘信號傳輸至FPGA數字信號處理平臺；

FPGA數字信號處理平臺對接收的并行數據及數據時鐘進行多路并行交叉混頻并將交叉混頻后的數據進一步的處理為串行數據。

5.如權利要求4所述的矢量信號分析中高速并行下變頻FPGA數據處理系統的方法，其特征是，所述中頻信號經調理后輸入到多路并行數據采集模塊進行多路交替采樣，采樣后的并行數據與數據時鐘輸出到數字信號處理平臺；

多路并行數據采集模塊進行多路交替采樣時，采用高穩定的采樣時鐘，保證交替采樣的同步性。

6.如權利要求4所述的矢量信號分析中高速并行下變頻FPGA數據處理系統的方法，其特征是，所述數字信號處理平臺將接收到的并行數據進行多路并行交叉混頻，由于采樣時鐘與中頻滿足等階帶寬采樣定理，下變頻所需的本振采用直接數字合成產生虛擬數字本振，虛擬數字本振由0或1數字混合組成的序列構成，混頻時將輸入并行信號分別與虛擬數字本振并行交叉相乘。

7.如權利要求6所述的矢量信號分析中高速并行下變頻FPGA數據處理系統的方法，其特征是，混頻后并行交叉信號將給級聯并行轉單端抽取處理模塊進行處理，將根據矢量信號分析的帶寬、碼元速率對抽取倍數進行映射，在滿足后端處理數據率要求情況下對混頻后的數據進行抽取；

抽取時采用級聯并行轉單端抽取處理方式，首先將多路并行交叉數據進行單階固定倍數交叉并行轉單端疊加處理，實現固定倍數的抽取，使多路數據變為單端數據，然后進行可變倍數抽取處理。