[發明專利]一種通信領域中FPGA的自動測試方法及裝置

有效

• 申請號: 201810573996.3
• 申請日: 2018-06-06
• 公開（公告）號: CN110569162B
• 公開（公告）日: 2020-10-16
• 發明（設計）人: 宋杰;何少清
• 申請（專利權）人: 大唐移動通信設備有限公司
• 主分類號: G06F11/263
• 分類號: G06F11/263
• 代理公司: 北京路浩知識產權代理有限公司 11002
• 代理人: 王瑩;李相雨

本發明實施例公開了一種通信領域中FPGA的自動測試方法及裝置，方法包括：獲取當前測試用例的參數及數據，并向現場可編程門陣列FPGA發送測試啟動指令，以使FPGA在DDR中寫入數據；在每個時隙的預設時間段內將當前測試用例的參數及數據發送至FPGA，以使FPGA根據當前測試用例的參數及數據進行邏輯運算并在DDR中寫入數據；經過預設運行時間段后，向FPGA發送測試結束指令，以使FPGA根據測試結束指令停止在DDR中寫入數據；獲取DDR中的數據，將DDR中的數據轉換為數據文件，并將數據文件存儲至固態硬盤SSD中。自動化進行測試，極大地提高了用例測試的執行效率，且能夠代替了人工抓取、拼接、比對過程，提高對比精度，避免了由于人工疏漏引發的錯誤。

技術領域

本發明實施例涉及通信技術領域，具體涉及一種通信領域中FPGA的自動測試方法及裝置。

背景技術

通信技術的物理層實現中，由于具有極強的實時性和并行處理能力，FPGA(Field-Programmable Gate Array，現場可編程門陣列)芯片在無線通信領域有廣泛的應用。FPGA的基本功能模塊是由N輸入的查找表，存儲數據的觸發器和復路器等組成。在正確的設置下，這三個部分各司其職。查找表能夠通過對數據的讀取實現輸入數據的任意布爾函數；觸發器則用來存儲數據，如有限狀態機的狀態信息；復路器可以選擇不同的輸入信號進行組合，將查找表和觸發器用可編程的布線資源連接起來，可以實現不同的組合邏輯和時序邏輯。由于FPGA內部結構的特點，它可以很容易地實現分布式的算法結構，這一點對于實現無線通信中的高速數字信號處理十分有利。因為在無線通信系統中，許多功能模塊通常都需要大量的濾波運算，而這些濾波函數往往需要大量的乘和累加操作。而通過FPGA來實現分布式的算術結構，就可以有效地實現這些乘和累加操作。

因此FPGA易測試性就變得很重要。要獲得的FPGA內部信號十分有限、FPGA封裝和印刷電路板(PCB)電氣噪聲，這一切使得設計調試和檢驗變成設計中最困難的一個流程。另一方面，當前幾乎所有的像CPU、DSP、ASIC等高速芯片的總線，除了提供高速并行總線接口外，正迅速向高速串行接口的方向發展，FPGA也不例外。每一條物理鏈路的速度從600Mbps到10Gbps，高速I/O的測試和驗證更成為傳統專注于FPGA內部邏輯設計的設計人員所面臨的巨大挑戰。這些挑戰使設計人員非常容易地將絕大部分設計時間放在調試和檢驗設計上。

現有的在線FPGA調試方法主要使用嵌入式邏輯分析儀。嵌入式邏輯分析儀內核主要的FPGA廠商針對器件的在線調試都提供了嵌入式邏輯分析儀內核，這些知識產權模塊插入FPGA設計中，同時提供觸發功能和存儲功能。它們使用FPGA邏輯資源實現觸發電路；使用FPGA存儲模塊實現存儲功能；使用JTAG配置內核操作，并用它將捕獲的數據傳送到PC上進行查看。但是每個廠商的邏輯分析儀的IP核不同，使用方式不同，不可復用，針對少量數據暫時可以滿足需求，但是遇到調試和測試需要分析數據量比較大的場景，就滿足不了需求，且嵌入式邏輯分析儀采集數據越多耗費的邏輯資源越大，同時數據保存困難。

另外，在基站下行FPGA的邏輯開發及調試過程中，需要針對不同的場景進行測試。具體測試過程是根據不同場景規劃出不同的測試用例及配套算法結果，然后將此用例輸入參數及數據導入FPGA邏輯入口，從出口采集數據與算法結果比對。若比對結果相同，說明FPGA邏輯在此場景中功能正常。而此測試過程最困難的部分就是如何將數據輸入FPGA邏輯入口和將出口數據采集保存。以往的方法就是通過ROM將輸入參數、輸入數據整合到FPGA工程中，使用FPGA廠商自帶的DEBUG軟件抓取輸出數據。每個新工程編譯及布線時間為6至7個小時，并且測試模塊耗費很大的邏輯資源。另外在最終時域數據抓數過程中需要分步抓取并拼接，耗費極大精力和時間，大約需要3到4小時。因此，現有的測試方法每天僅能測試一組用例，極大的延緩了開發進程。

發明內容

由于現有方法存在上述問題，本發明實施例提出一種通信領域中FPGA的自動測試方法及裝置。

第一方面，本發明實施例提出一種通信領域中FPGA的自動測試方法，包括：