[發(fā)明專利]一種通信領(lǐng)域中FPGA的自動測試方法及裝置有效
| 申請?zhí)枺?/td> | 201810573996.3 | 申請日： | 2018-06-06 |
| 公開（公告）號： | CN110569162B | 公開（公告）日： | 2020-10-16 |
| 發(fā)明（設(shè)計）人： | 宋杰;何少清 | 申請（專利權(quán)）人： | 大唐移動通信設(shè)備有限公司 |
| 主分類號： | G06F11/263 | 分類號： | G06F11/263 |
| 代理公司： | 北京路浩知識產(chǎn)權(quán)代理有限公司 11002 | 代理人： | 王瑩;李相雨 |
| 地址： | 100083*** | 國省代碼： | 北京;11 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 通信 域中 fpga 自動 測試 方法 裝置 | ||
1.一種通信領(lǐng)域中FPGA的自動測試方法，其特征在于，包括：
獲取當(dāng)前測試用例的參數(shù)及數(shù)據(jù)，并向現(xiàn)場可編程門陣列FPGA發(fā)送測試啟動指令，以使所述FPGA根據(jù)所述測試啟動指令建立小區(qū)并在雙倍速率同步動態(tài)隨機(jī)存儲器DDR中寫入與本次測試無關(guān)的無效數(shù)據(jù)；
在每個時隙的預(yù)設(shè)時間段內(nèi)將所述當(dāng)前測試用例的參數(shù)及數(shù)據(jù)發(fā)送至所述FPGA，以使所述FPGA根據(jù)所述當(dāng)前測試用例的參數(shù)及數(shù)據(jù)進(jìn)行邏輯運算并在所述DDR中寫入與本次測試有關(guān)的有效數(shù)據(jù)；
經(jīng)過預(yù)設(shè)運行時間段后，向所述FPGA發(fā)送測試結(jié)束指令，以使所述FPGA根據(jù)所述測試結(jié)束指令停止在所述DDR中寫入數(shù)據(jù)；
獲取所述DDR中的數(shù)據(jù)，將所述DDR中的數(shù)據(jù)轉(zhuǎn)換為數(shù)據(jù)文件，并將所述數(shù)據(jù)文件存儲至固態(tài)硬盤SSD中。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述獲取當(dāng)前測試用例的參數(shù)及數(shù)據(jù)，并向現(xiàn)場可編程門陣列FPGA發(fā)送測試啟動指令，以使所述FPGA根據(jù)所述測試啟動指令建立小區(qū)并在雙倍速率同步動態(tài)隨機(jī)存儲器DDR中寫入無效數(shù)據(jù)，具體包括：
獲取當(dāng)前測試用例的參數(shù)及數(shù)據(jù)，并向現(xiàn)場可編程門陣列FPGA發(fā)送測試啟動指令，以使所述FPGA根據(jù)所述測試啟動指令建立小區(qū)并從下一無線幀開始在所述DDR中寫入無效數(shù)據(jù)；
相應(yīng)地，所述經(jīng)過預(yù)設(shè)運行時間段后，向所述FPGA發(fā)送測試結(jié)束指令，以使所述FPGA根據(jù)所述測試結(jié)束指令停止在所述DDR中寫入數(shù)據(jù)，具體包括：
經(jīng)過預(yù)設(shè)運行時間段后，向所述FPGA發(fā)送測試結(jié)束指令，以使所述FPGA根據(jù)所述測試結(jié)束指令寫完當(dāng)前無線幀后停止在所述DDR中寫入數(shù)據(jù)。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述獲取所述DDR中的數(shù)據(jù)，將所述DDR中的數(shù)據(jù)轉(zhuǎn)換為數(shù)據(jù)文件，并將所述數(shù)據(jù)文件存儲至固態(tài)硬盤SSD中之后，還包括：
若判斷獲知所述FPGA的測試用例已測試完畢，則自動獲取下一測試用例的參數(shù)及數(shù)據(jù)進(jìn)行測試。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述在每個時隙的預(yù)設(shè)時間段內(nèi)將所述當(dāng)前測試用例的參數(shù)及數(shù)據(jù)發(fā)送至所述FPGA，具體包括：
通過高速串行計算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)PCIE在每個時隙的預(yù)設(shè)時間段內(nèi)將所述當(dāng)前測試用例的參數(shù)及數(shù)據(jù)發(fā)送至所述FPGA。
5.一種通信領(lǐng)域中FPGA的自動測試裝置，其特征在于，包括：
測試啟動模塊，用于獲取當(dāng)前測試用例的參數(shù)及數(shù)據(jù)，并向現(xiàn)場可編程門陣列FPGA發(fā)送測試啟動指令，以使所述FPGA根據(jù)所述測試啟動指令建立小區(qū)并在雙倍速率同步動態(tài)隨機(jī)存儲器DDR中寫入與本次測試無關(guān)的無效數(shù)據(jù)；
數(shù)據(jù)發(fā)送模塊，用于在每個時隙的預(yù)設(shè)時間段內(nèi)將所述當(dāng)前測試用例的參數(shù)及數(shù)據(jù)發(fā)送至所述FPGA，以使所述FPGA根據(jù)所述當(dāng)前測試用例的參數(shù)及數(shù)據(jù)進(jìn)行邏輯運算并在所述DDR中寫入與本次測試有關(guān)的有效數(shù)據(jù)；
測試結(jié)束模塊，用于經(jīng)過預(yù)設(shè)運行時間段后，向所述FPGA發(fā)送測試結(jié)束指令，以使所述FPGA根據(jù)所述測試結(jié)束指令停止在所述DDR中寫入數(shù)據(jù)；
數(shù)據(jù)存儲模塊，用于獲取所述DDR中的數(shù)據(jù)，將所述DDR中的數(shù)據(jù)轉(zhuǎn)換為數(shù)據(jù)文件，并將所述數(shù)據(jù)文件存儲至固態(tài)硬盤SSD中。
6.根據(jù)權(quán)利要求5所述的裝置，其特征在于，所述測試啟動模塊具體用于獲取當(dāng)前測試用例的參數(shù)及數(shù)據(jù)，并向現(xiàn)場可編程門陣列FPGA發(fā)送測試啟動指令，以使所述FPGA根據(jù)所述測試啟動指令建立小區(qū)并從下一無線幀開始在所述DDR中寫入無效數(shù)據(jù)；
相應(yīng)地，所述測試結(jié)束模塊具體用于經(jīng)過預(yù)設(shè)運行時間段后，向所述FPGA發(fā)送測試結(jié)束指令，以使所述FPGA根據(jù)所述測試結(jié)束指令寫完當(dāng)前無線幀后停止在所述DDR中寫入數(shù)據(jù)。
7.根據(jù)權(quán)利要求5所述的裝置，其特征在于，所述裝置還包括：
自動測試模塊，用于若判斷獲知所述FPGA的測試用例已測試完畢，則自動獲取下一測試用例的參數(shù)及數(shù)據(jù)進(jìn)行測試。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于大唐移動通信設(shè)備有限公司，未經(jīng)大唐移動通信設(shè)備有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810573996.3/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 通信裝置、通信系統(tǒng)、通信方法、通信程序、通信電路
- 通信設(shè)備、通信系統(tǒng)、通信方法、通信程序、通信電路
- 通信設(shè)備、通信系統(tǒng)、通信方法、通信程序、通信電路
- 通信設(shè)備、通信系統(tǒng)、通信方法、通信程序、通信電路
- 通信設(shè)備、通信方法、通信電路、通信系統(tǒng)
- 通信設(shè)備、通信系統(tǒng)、通信方法、通信程序、通信電路
- 通信終端、通信系統(tǒng)、通信方法以及通信程序
- 通信終端、通信方法、通信裝備和通信系統(tǒng)
- 通信裝置、通信程序、通信方法以及通信系統(tǒng)
- 通信裝置、通信系統(tǒng)、通信方法及計算機(jī)可讀取的記錄介質(zhì)
