[發明專利]非易失性存儲器

有效

• 申請號: 201810558596.5
• 申請日: 2018-06-01
• 公開（公告）號: CN108986860B
• 公開（公告）日: 2023-09-22
• 發明（設計）人: 樸廷埈;任政燉;鄭秉勳;金恩智;申知娟;崔榮暾
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C16/06
• 分類號: G11C16/06;G11C16/34;H03K3/017
• 代理公司: 華進聯合專利商標代理有限公司 44224
• 代理人: 劉培培;黃隸凡

1.一種非易失性存儲器，其特征在于，包括：

第一存儲器芯片；

第二存儲器芯片；

時鐘引腳，共同連接到所述第一存儲器芯片和所述第二存儲器芯片，且被配置成在訓練周期期間接收外部時鐘信號；以及

輸入/輸出引腳，共同連接到所述第一存儲器芯片和所述第二存儲器芯片，

其中所述第一存儲器芯片中包括：

第一占空比修正電路，被配置成基于所述外部時鐘信號對第一內部時鐘信號執行第一占空比修正操作，以及

第一輸出緩沖器，連接在所述第一占空比修正電路的輸出端子與所述輸入/輸出引腳之間，

其中所述第二存儲器芯片中包括：

第二占空比修正電路，被配置成基于所述外部時鐘信號對第二內部時鐘信號執行第二占空比修正操作，以及

第二輸出緩沖器，連接在所述第二占空比修正電路的輸出端子與所述輸入/輸出引腳之間，以及

其中在所述訓練周期期間并行地執行所述第一占空比修正操作及所述第二占空比修正操作。

2.根據權利要求1所述的非易失性存儲器，其特征在于，在所述訓練周期期間，所述第一輸出緩沖器和所述第二輸出緩沖器被配置成被去能，且所述輸入/輸出引腳被配置成浮動的。

3.根據權利要求1所述的非易失性存儲器，其特征在于，在所述訓練周期期間，所述第一輸出緩沖器被配置成被使能，所述第二輸出緩沖器則被配置成被去能，且所述第一輸出緩沖器的輸出被配置成通過所述輸入/輸出引腳被輸出到外部。

4.根據權利要求1所述的非易失性存儲器，其特征在于，所述第一存儲器芯片還包括：

第一內部電路，被配置成通過所述時鐘引腳接收所述外部時鐘信號并從所接收的所述外部時鐘信號產生所述第一內部時鐘信號，以及

所述第二存儲器芯片中還包括：第二內部電路，被配置成通過所述時鐘引腳接收所述外部時鐘信號并從所接收的所述外部時鐘信號產生所述第二內部時鐘信號。

5.根據權利要求1所述的非易失性存儲器，其特征在于，所述外部時鐘信號是讀取使能信號，所述讀取使能信號被配置成在所述訓練周期期間以一頻率進行切換。

6.根據權利要求5所述的非易失性存儲器，其特征在于，所述讀取使能信號被配置成在所述訓練周期期間無論所述第一輸出緩沖器和所述第二輸出緩沖器的操作如何均以所述頻率進行切換。

7.根據權利要求1所述的非易失性存儲器，其特征在于，所述外部時鐘信號是數據選通信號，所述數據選通信號被配置成在所述訓練周期期間以一頻率進行切換。

8.根據權利要求1所述的非易失性存儲器，其特征在于，所述訓練周期包括多個時鐘循環。

9.根據權利要求1所述的非易失性存儲器，其特征在于，所述第一存儲器芯片中被配置成在接收到占空比修正開始命令時開始所述第一占空比修正操作且在接收到占空比修正結束命令時結束所述第一占空比修正操作，以及

所述第二存儲器芯片中被配置成在接收到所述占空比修正開始命令時開始所述第二占空比修正操作且在接收到所述占空比修正結束命令時結束所述第二占空比修正操作。

10.根據權利要求1所述的非易失性存儲器，其特征在于，所述第一存儲器芯片中被配置成在接收到第一設定特征命令時開始所述第一占空比修正操作且在接收到第二設定特征命令時結束所述第一占空比修正操作，以及

所述第二存儲器芯片中被配置成在接收到所述第一設定特征命令時開始所述第二占空比修正操作且在接收到所述第二設定特征命令時結束所述第二占空比修正操作。