[發明專利]邏輯轉實體表更新方法及存儲控制器在審
| 申請號： | 201810558362.0 | 申請日： | 2018-06-01 |
| 公開（公告）號： | CN110633224A | 公開（公告）日： | 2019-12-31 |
| 發明（設計）人： | 廖世田;蕭又華 | 申請（專利權）人： | 深圳大心電子科技有限公司 |
| 主分類號： | G06F12/10 | 分類號： | G06F12/10;G06F12/1009 |
| 代理公司： | 11205 北京同立鈞成知識產權代理有限公司 | 代理人： | 張曉霞;臧建明 |
| 地址： | 518057 廣東省深圳市南山*** | 國省代碼： | 廣東;44 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 快閃存儲器 存取電路 寫入指令 實體表 存儲控制器 處理器 更新 隨機存取存儲器中 存取 傳送 | ||
1.一種邏輯轉實體表更新方法，適用于存儲控制器及快閃存儲器，所述存儲控制器包括處理器及快閃存儲器存取電路，所述快閃存儲器存取電路耦接到所述快閃存儲器，所述邏輯轉實體表更新方法包括：
通過所述處理器傳送寫入指令到所述快閃存儲器存取電路；
通過所述快閃存儲器存取電路執行所述寫入指令來存取所述快閃存儲器；以及
在所述快閃存儲器存取電路執行所述寫入指令之后，通過所述快閃存儲器存取電路更新隨機存取存儲器中的邏輯轉實體表。
2.根據權利要求1所述的邏輯轉實體表更新方法，其中，所述處理器通過所述邏輯轉實體表來查找邏輯單元所映射的實體單元。
3.根據權利要求1所述的邏輯轉實體表更新方法，其中，所述寫入指令包括實體地址、數據來源及所述隨機存取存儲器的更新地址。
4.根據權利要求3所述的邏輯轉實體表更新方法，其中，通過所述快閃存儲器存取電路執行所述寫入指令的步驟包括：通過所述快閃存儲器存取電路將對應所述數據來源的數據寫入到所述快閃存儲器的所述實體地址。
5.根據權利要求3所述的邏輯轉實體表更新方法，其中，通過所述快閃存儲器存取電路更新所述隨機存取存儲器中的所述邏輯轉實體表的步驟包括：通過所述快閃存儲器存取電路將所述實體地址寫入到所述隨機存取存儲器的所述更新地址。
6.根據權利要求1所述的邏輯轉實體表更新方法，其中，所述隨機存取存儲器為所述存儲控制器中的靜態隨機存取存儲器SRAM或耦接到所述存儲控制器的動態隨機存取存儲器RAM。
7.一種存儲控制器，包括：
處理器；以及
快閃存儲器存取電路，通過總線耦接到所述處理器，其中所述快閃存儲器存取電路耦接到快閃存儲器，其中
所述處理器傳送寫入指令到所述快閃存儲器存取電路；
所述快閃存儲器存取電路執行所述寫入指令來存取所述快閃存儲器；以及
在所述快閃存儲器存取電路執行所述寫入指令之后，所述快閃存儲器存取電路更新隨機存取存儲器中的邏輯轉實體表。
8.根據權利要求7所述的存儲控制器，其中，所述處理器通過所述邏輯轉實體表來查找邏輯單元所映射的實體單元。
9.根據權利要求7所述的存儲控制器，其中，所述寫入指令包括實體地址、數據來源及所述隨機存取存儲器的更新地址。
10.根據權利要求9所述的存儲控制器，其中，所述快閃存儲器存取電路將對應所述數據來源的數據寫入到所述快閃存儲器的所述實體地址。
11.根據權利要求9所述的存儲控制器，其中，在所述快閃存儲器存取電路執行所述寫入指令之后，所述快閃存儲器存取電路將所述實體地址寫入到所述隨機存取存儲器的所述更新地址。
12.根據權利要求7所述的存儲控制器，其中，所述隨機存取存儲器為所述存儲控制器中的靜態隨機存取存儲器或耦接到所述存儲控制器的動態隨機存取存儲器。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于深圳大心電子科技有限公司，未經深圳大心電子科技有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201810558362.0/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：面向高速信號平臺的多級內存管理方法
- 下一篇：實體存儲對照表產生裝置及方法
