[發明專利]邏輯轉實體表更新方法及存儲控制器

在審

• 申請號: 201810558362.0
• 申請日: 2018-06-01
• 公開（公告）號: CN110633224A
• 公開（公告）日: 2019-12-31
• 發明（設計）人: 廖世田;蕭又華
• 申請（專利權）人: 深圳大心電子科技有限公司
• 主分類號: G06F12/10
• 分類號: G06F12/10;G06F12/1009
• 代理公司: 11205 北京同立鈞成知識產權代理有限公司
• 代理人: 張曉霞;臧建明

本發明提供一種邏輯轉實體表更新方法及存儲控制器。存儲控制器包括處理器及快閃存儲器存取電路。快閃存儲器存取電路耦接到快閃存儲器。邏輯轉實體表更新方法包括：通過處理器傳送寫入指令到快閃存儲器存取電路；通過快閃存儲器存取電路執行寫入指令來存取快閃存儲器；以及在快閃存儲器存取電路執行寫入指令之后，通過快閃存儲器存取電路更新隨機存取存儲器中的邏輯轉實體表。

技術領域

本發明涉及一種邏輯轉實體表更新方法及存儲控制器，尤其涉及一種能增加指令執行速度的邏輯轉實體表更新方法及存儲控制器。

背景技術

固態硬盤(Solid State Drive，SSD)是現今相當熱門的存儲裝置。一般來說，固態硬盤會通過存儲控制器接收主機系統的指令并根據接收到的指令對快閃存儲器(即，可復寫式非易失性存儲器模塊)進行存取。

在圖1的范例中，存儲裝置10可包括存儲控制器100、快閃存儲器170及動態隨機存取存儲器180。存儲裝置10例如是固態硬盤。存儲控制器100可包括處理器110、快閃存儲器存取電路120、動態隨機存取存儲器存取電路130、靜態隨機存取存儲器140及中斷控制電路150。中斷控制電路150可通過信號線101、信號線102、信號線103來傳送或接收中斷信號。

處理器110可通過總線160下達寫入指令(即，頁面程序化指令或頁面程序化請求)給快閃存儲器存取電路120。快閃存儲器存取電路120會根據寫入指令來存取快閃存儲器170。這時候，處理器110會等待寫入指令執行完畢。當寫入指令執行完畢之后，快閃存儲器存取電路120會通過信號線101傳送中斷信號給中斷控制電路150，且中斷控制電路150會將此中斷信號傳送給處理器110。當處理器110接收到中斷信號并確認寫入指令執行完畢后，處理器110會根據寫入指令的實體寫入地址來更新暫存于靜態隨機存取存儲器140或動態隨機存取存儲器180的邏輯轉實體表(logical-to-physical table，L2P table)。邏輯轉實體表又稱為邏輯轉實體地址映射表(logical-to-physical address mapping table)。然而，傳送中斷信號及處理器110執行固件來更新邏輯轉實體表的過程需要花費太多時間而使系統的每秒輸入輸出操作(Input/Output Operations Per Second，IOPS)降低。因此，如何能增加系統的每秒輸入輸出操作是本領域技術人員應致力的目標。

發明內容

有鑒于此，本發明提供一種邏輯轉實體表更新方法及存儲控制器，有效率地更新邏輯轉實體表以增加系統的每秒輸入輸出操作。

本發明提出一種邏輯轉實體表更新方法，適用于存儲控制器及快閃存儲器(flash)。存儲控制器包括處理器及快閃存儲器存取電路?？扉W存儲器存取電路耦接到快閃存儲器。邏輯轉實體表更新方法包括：通過處理器傳送寫入指令到快閃存儲器存取電路；通過快閃存儲器存取電路執行寫入指令來存取快閃存儲器；以及在快閃存儲器存取電路執行寫入指令之后，通過快閃存儲器存取電路更新隨機存取存儲器中的邏輯轉實體表。

在本發明的一實施例中，上述處理器通過邏輯轉實體表來查找邏輯單元所映射的實體單元。

在本發明的一實施例中，上述寫入指令包括實體地址、數據來源及隨機存取存儲器的更新地址。

在本發明的一實施例中，上述通過快閃存儲器存取電路執行寫入指令的步驟包括：通過快閃存儲器存取電路將對應數據來源的數據寫入到快閃存儲器的實體地址。

在本發明的一實施例中，上述通過快閃存儲器存取電路更新隨機存取存儲器中的邏輯轉實體表的步驟包括：通過快閃存儲器存取電路將實體地址寫入到隨機存取存儲器的更新地址。

在本發明的一實施例中，上述隨機存取存儲器為存儲控制器中的靜態隨機存取存儲器(Static Random Access Memory，SRAM)或耦接到存儲控制器的動態隨機存取存儲器。