[發(fā)明專利]AMD平臺的測試夾具在審
| 申請?zhí)枺?/td> | 201810557823.2 | 申請日: | 2018-06-01 |
| 公開(公告)號: | CN108829550A | 公開(公告)日: | 2018-11-16 |
| 發(fā)明(設(shè)計(jì))人: | 程鵬飛;趙振偉;張昌輝 | 申請(專利權(quán))人: | 曙光信息產(chǎn)業(yè)(北京)有限公司 |
| 主分類號: | G06F11/22 | 分類號: | G06F11/22 |
| 代理公司: | 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409 | 代理人: | 章社杲;盧軍峰 |
| 地址: | 100193 北京*** | 國省代碼: | 北京;11 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 測試夾具 印制電路板 測試治具 總線 測試儀器 底部焊盤 頂部焊盤 中央處理器CPU 接地焊盤 鏈路特性 直觀評估 互連 底面 頂面 焊盤 鄰近 互聯(lián) 測試 | ||
本發(fā)明公開了一種AMD平臺的測試夾具,測試夾具用于對AMD平臺的xGMI總線進(jìn)行測試,測試夾具包括:印制電路板,印制電路板的底面鄰近AMD平臺的中央處理器CPU,底面上具有與CPU的xGMI總線焊盤和接地焊盤一一對應(yīng)的底部焊盤,印制電路板的頂面具有與底部焊盤互連的頂部焊盤;CLB測試治具,連接于頂部焊盤,CLB測試治具用于與測試儀器連接。本發(fā)明的上述技術(shù)方案,通過采用CLB測試治具與測試儀器互聯(lián),進(jìn)而可直觀評估出xGMI總線的鏈路特性。
技術(shù)領(lǐng)域
本發(fā)明涉及計(jì)算機(jī)技術(shù)領(lǐng)域,具體來說,涉及一種AMD平臺的測試夾具。
背景技術(shù)
xGMI總線作為AMD平臺(核心架構(gòu)Zen平臺)推出的一種全新的socket(通過雙向的通信連接實(shí)現(xiàn)數(shù)據(jù)交換的兩端,該通信連接的一端稱為一個socket)與socket之間相互通訊的高速互聯(lián)總線,由4組x16的鏈路(link)組成,每組鏈路包含16個lane(通道),每個lane包含2對雙向的高速差分對(即1對Tx和1對Rx)。目前xGMI總線的速率高達(dá)10.6GT/s,根據(jù)AMD公開的文檔,后續(xù)將支持12.8GT/s。如何有效地評估每個lane差分走線的信號質(zhì)量,成為亟待解決的關(guān)鍵問題。
在目前階段,通常使用以下2種方法來獲取AMD平臺xGMI總線的高速鏈路信號質(zhì)量。
方法1:通過制作測試板或輔料邊,提取材料參數(shù)特性,再通過HFSS、Designer、ADS等仿真軟件,結(jié)合PCB文件,進(jìn)行后仿真,來獲取鏈路特性。
方法2:在未焊接元件的裸板上,采用探針方式,獲取鏈路衰減、反射、串?dāng)_等特性。
但是,在方法1中,需要按疊層提前設(shè)計(jì)并制作測試板或在主板研發(fā)階段添加輔料邊,通過VNA(Vector Network Analyzer,矢量網(wǎng)絡(luò)分析儀)獲取鏈路衰減、反射特性或材料諧振特性,同時進(jìn)行切片分析,最終獲取材料dk(介電常數(shù))、df(損耗因子)、銅箔粗糙度等參數(shù),該方法適用于大中型研發(fā)機(jī)構(gòu)、企業(yè),對設(shè)備和研發(fā)人員素養(yǎng)有一定要求。在方法2中,采用探針方式直接量測方式,需要在未焊接元件的PCB裸板上進(jìn)行量測,無法對PCBA鏈路電氣信號質(zhì)量進(jìn)行分析(無法滿足量產(chǎn)主板xGMI總線鏈路評估)。且探針價(jià)格相對昂貴、使用壽命有限,需要搭配更為昂貴的探針臺進(jìn)行量測。
針對相關(guān)技術(shù)中的上述問題,目前尚未提出有效的解決方案。
發(fā)明內(nèi)容
針對相關(guān)技術(shù)中的上述問題,本發(fā)明提出一種AMD平臺的測試夾具,能夠直觀地評估出xGMI總線的鏈路特性。
本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
根據(jù)本發(fā)明的一個方面,提供了一種AMD平臺的測試夾具,測試夾具用于對AMD平臺的xGMI總線進(jìn)行測試,測試夾具包括:
印制電路板,印制電路板的底面鄰近AMD平臺的中央處理器CPU,底面上具有與CPU的xGMI總線焊盤和接地焊盤一一對應(yīng)的底部焊盤,印制電路板的頂面具有與底部焊盤互連的頂部焊盤;
CLB測試治具,連接于頂部焊盤,CLB測試治具用于與測試儀器連接。
根據(jù)本發(fā)明的實(shí)施例,測試夾具還包括:插槽(Slot),插槽的引腳與頂部焊盤一一對應(yīng)連接;SMP連接器,SMP連接器連接在CLB測試治具上、CLB測試治具與插槽連接,以使得xGMI總線與CLB測試治具對應(yīng)的SMP連接器互連。
根據(jù)本發(fā)明的實(shí)施例,通過柔性線纜將插槽的引腳與頂部焊盤一一對應(yīng)連接。
根據(jù)本發(fā)明的實(shí)施例,xGMI總線包括4組鏈路,每組鏈路包括16個通道,每個通道包括2對雙向的差分對;其中,印制電路板的數(shù)量為4個,4個印制電路板分別用于測試xGMI總線的4組鏈路。
根據(jù)本發(fā)明的實(shí)施例,插槽是數(shù)據(jù)傳輸速率為16GT/s的16通道插槽。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于曙光信息產(chǎn)業(yè)(北京)有限公司,未經(jīng)曙光信息產(chǎn)業(yè)(北京)有限公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810557823.2/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 同類專利
- 專利分類
- 內(nèi)部總線系統(tǒng)
- 一種應(yīng)用于實(shí)時數(shù)據(jù)處理的多級總線系統(tǒng)
- 協(xié)議轉(zhuǎn)換裝置
- 基于FPGA的PCI總線控制器及控制方法
- 總線監(jiān)控系統(tǒng)、方法及裝置
- 總線電路以及智能貨架系統(tǒng)
- 用于控制串行數(shù)據(jù)總線系統(tǒng)的方法及總線節(jié)點(diǎn)
- 用于在串行數(shù)據(jù)總線系統(tǒng)中分配地址的方法及總線節(jié)點(diǎn)
- 驗(yàn)證先前分配給總線節(jié)點(diǎn)的地址的正確性的方法
- 用于初始化差分雙線數(shù)據(jù)總線的方法及傳送數(shù)據(jù)的方法





