[發(fā)明專利]一種高精度定時串口數(shù)據(jù)發(fā)送方法及系統(tǒng)

在審

• 申請?zhí)枺?/td>: 201810549302.2
• 申請日: 2018-05-31
• 公開（公告）號: CN108874720A
• 公開（公告）日: 2018-11-23
• 發(fā)明（設(shè)計）人: 孫廣明;蒲永才;袁霞;蒲實;唐吉林;祝本明
• 申請（專利權(quán)）人: 中國兵器裝備集團自動化研究所
• 主分類號: G06F13/42
• 分類號: G06F13/42
• 代理公司: 成都行之專利代理事務(wù)所(普通合伙) 51220
• 代理人: 宋輝

本發(fā)明公開了一種高精度定時串口數(shù)據(jù)發(fā)送方法及系統(tǒng)，包括FPGA芯片，還包括連接在FPGA芯片上的JTAG接口、RS?485/RS?422收發(fā)器和CLOCK時鐘源。為解決應(yīng)用軟件和多任務(wù)操作系統(tǒng)定時不準的問題，串口數(shù)據(jù)和定時參數(shù)通過PCI?E驅(qū)動總線接口加載進入FPGA芯片，采用FPGA芯片的硬件定時功能發(fā)送串口數(shù)據(jù)。由于硬件的CLOCK時鐘源是采用的晶振和自身的時鐘管理技術(shù)，所以定時精度非常高，適用于對定時發(fā)送要求嚴苛的場合。解決現(xiàn)有的串口發(fā)送是由測試軟件控制發(fā)送，在定時間隔要求比較高的情況下，會導(dǎo)致測試失敗的問題。

技術(shù)領(lǐng)域

工業(yè)測試技術(shù)領(lǐng)域，具體涉及一種高精度定時串口數(shù)據(jù)發(fā)送方法及系統(tǒng)。

背景技術(shù)

RS-422(EIA RS-422-AStandard)是Apple的Macintosh計算機的串口連接標準。RS-422 使用差分信號，RS-232使用非平衡參考地的信號。差分傳輸使用兩根線發(fā)送和接收信號，對比RS-232，它能更好的抗噪聲和有更遠的傳輸距離。在工業(yè)環(huán)境中更好的抗噪性和更遠的傳輸距離是一個很大的優(yōu)點。

FPGA(Field－Programmable Gate Array)，即現(xiàn)場可編程門陣列，它是在PAL、GAL、 CPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。

JTAG(Joint Test Action Group；聯(lián)合測試工作組)是一種國際標準測試協(xié)議(IEEE 1149.1 兼容)，主要用于芯片內(nèi)部測試。現(xiàn)在多數(shù)的高級器件都支持JTAG協(xié)議，如DSP、FPGA器件等。標準的JTAG接口是4線：TMS、TCK、TDI、TDO，分別為模式選擇、時鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出線。

現(xiàn)有的串口發(fā)送是由測試軟件控制發(fā)送，這會受到多任務(wù)操作系統(tǒng)和軟件自身定時不準的影響，有可能在定時間隔要求比較高的情況下，會導(dǎo)致測試失敗。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是現(xiàn)有的串口發(fā)送是由測試軟件控制發(fā)送，這會受到多任務(wù)操作系統(tǒng)和軟件自身定時不準的影響，有可能在定時間隔要求比較高的情況下，會導(dǎo)致測試失敗，目的在于提供一種高精度定時串口數(shù)據(jù)發(fā)送方法及系統(tǒng)，解決現(xiàn)有的串口發(fā)送是由測試軟件控制發(fā)送，這會受到多任務(wù)操作系統(tǒng)和軟件自身定時不準的影響，有可能在定時間隔要求比較高的情況下，會導(dǎo)致測試失敗的問題。

本發(fā)明通過下述技術(shù)方案實現(xiàn)：

一種高精度定時串口數(shù)據(jù)發(fā)送方法及系統(tǒng)，包括FPGA芯片，還包括連接在FPGA芯片上的接口、RS-485/RS-422收發(fā)器和CLOCK時鐘源。為解決應(yīng)用軟件和多任務(wù)操作系統(tǒng)定時不準的問題，串口數(shù)據(jù)和定時參數(shù)通過PCI-E驅(qū)動總線接口加載進入FPGA芯片，采用FPGA芯片的硬件定時功能發(fā)送串口數(shù)據(jù)。由于硬件的CLOCK時鐘源是采用的晶振和自身的時鐘管理技術(shù)，所以定時精度非常高，適用于對定時發(fā)送要求嚴苛的場合。PCI-E總線是一種完全不同于過去PCI總線的一種全新總線規(guī)范，與PCI總線共享并行架構(gòu)相比，PCI-E總線是一種點對點串行連接的設(shè)備連接方式，點對點意味著每一個PCI-E設(shè)備都擁有自己獨立的數(shù)據(jù)連接，各個設(shè)備之間并發(fā)的數(shù)據(jù)傳輸互不影響，而對于過去PCI那種共享總線方式，PCI總線上只能有一個設(shè)備進行通信，一旦PCI總線上掛接的設(shè)備增多，每個設(shè)備的實際傳輸速率就會下降，性能得不到保證。PCI-E以點對點的方式處理通信，每個設(shè)備在要求傳輸數(shù)據(jù)的時候各自建立自己的傳輸通道，對于其他設(shè)備這個通道是封閉的，這樣的操作保證了通道的專有性，避免其他設(shè)備的干擾。

還包括由連接在FPGA上的DC/DC轉(zhuǎn)換器和LDO線性穩(wěn)壓器組成的供電模塊。LDO是一種線性穩(wěn)壓器，使用在其線性區(qū)域內(nèi)運行的晶體管或場效應(yīng)管，從應(yīng)用的輸入電壓中減去超額的電壓，產(chǎn)生經(jīng)過調(diào)節(jié)的輸出電壓。