[發(fā)明專利]一種高精度定時(shí)串口數(shù)據(jù)發(fā)送方法及系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 201810549302.2
• 申請(qǐng)日: 2018-05-31
• 公開（公告）號(hào): CN108874720A
• 公開（公告）日: 2018-11-23
• 發(fā)明（設(shè)計(jì)）人: 孫廣明;蒲永才;袁霞;蒲實(shí);唐吉林;祝本明
• 申請(qǐng)（專利權(quán)）人: 中國兵器裝備集團(tuán)自動(dòng)化研究所
• 主分類號(hào): G06F13/42
• 分類號(hào): G06F13/42
• 代理公司: 成都行之專利代理事務(wù)所(普通合伙) 51220
• 代理人: 宋輝

1.一種高精度定時(shí)串口數(shù)據(jù)發(fā)送系統(tǒng)，包括FPGA芯片，其特征在于，還包括連接在FPGA芯片上的PCI-E接口、RS-485/RS-422收發(fā)器和CLOCK時(shí)鐘源。

2.根據(jù)權(quán)利要求1所述的一種高精度定時(shí)串口數(shù)據(jù)發(fā)送系統(tǒng)，其特征在于，還包括由連接在FPGA上的DC/DC轉(zhuǎn)換器和LDO線性穩(wěn)壓器組成的供電模塊。

3.根據(jù)權(quán)利要求1所述的一種高精度定時(shí)串口數(shù)據(jù)發(fā)送系統(tǒng)，其特征在于，還包括連接在FPGA上的PROM存儲(chǔ)器。

4.根據(jù)權(quán)利要求1所述的一種高精度定時(shí)串口數(shù)據(jù)發(fā)送系統(tǒng)，其特征在于，還包括連接在FPGA上的JTAG接口。

5.根據(jù)權(quán)利要求1所述的一種高精度定時(shí)串口數(shù)據(jù)發(fā)送方法，其特征在于，包括依次進(jìn)行的以下步驟：

A、應(yīng)用層軟件將需要發(fā)送的串口數(shù)據(jù)包和時(shí)間參數(shù)通過PCI-E接口加載進(jìn)入FPGA芯片；

B、FPGA芯片根據(jù)步驟A中接收到的時(shí)間參數(shù)對(duì)RS-485/RS-422收發(fā)器的定時(shí)發(fā)送間隔進(jìn)行設(shè)定；

C、CLOCK時(shí)鐘源為FPGA芯片提供計(jì)時(shí)基準(zhǔn)；

D、FPGA根據(jù)步驟B中的時(shí)間參數(shù)，通過RS-485/RS-422收發(fā)器發(fā)送串口數(shù)據(jù)包。

6.根據(jù)權(quán)利要求1所述的一種高精度定時(shí)串口數(shù)據(jù)發(fā)送方法，其特征在于，在FPGA芯片內(nèi)部配置一塊RAM區(qū)域，用于放置串口數(shù)據(jù)和定時(shí)參數(shù)。

7.根據(jù)權(quán)利要求1所述的一種高精度定時(shí)串口數(shù)據(jù)發(fā)送方法，其特征在于，應(yīng)用軟件通過PCI-E總線配置FPGA芯片的RAM區(qū)域。