[發明專利]雙分離柵閃存的參考電流產生電路

有效

• 申請號: 201810536551.8
• 申請日: 2018-05-30
• 公開（公告）號: CN108847266B
• 公開（公告）日: 2020-08-11
• 發明（設計）人: 楊光軍;李冰寒
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: G11C16/30
• 分類號: G11C16/30;G11C16/04
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 郭四華

1.一種雙分離柵閃存的參考電流產生電路，其特征在于，雙分離柵閃存的存儲單元包括：第一柵極結構、第二柵極結構、第三柵極結構、第一源漏區和第二源漏區；

所述第一柵極結構由形成于半導體襯底表面的第一柵介質層、浮柵、第二柵介質層和多晶硅控制柵疊加而成；

所述第二柵極結構由形成于半導體襯底表面的第三柵介質層和多晶硅柵組成；

所述第三柵極結構由形成于半導體襯底表面的第一柵介質層、浮柵、第二柵介質層和多晶硅控制柵疊加而成；

由位于所述第一源漏區和所述第二源漏區之間的所述半導體襯底組成溝道區；

所述第一柵極結構、所述第二柵極結構和所述第三柵極結構排列在所述第一源漏區和所述第二源漏區之間的所述溝道區表面上，由所述第一柵極結構、所述第二柵極結構和所述第三柵極結構共同控制所述溝道區表面的溝道的形成；

所述第一柵極結構作為第一信息存儲位，所述第三柵極結構作為第二信息存儲位；所述第二柵極結構的多晶硅柵作為所述存儲單元的選擇柵；

雙分離柵閃存的陣列結構由多個存儲單元行列排列而成，排列方式為：

同一行中的各所述存儲單元的所述第一柵極結構的多晶硅柵都連接到對應行的第一控制柵極線，同一行中的各所述存儲單元的所述第三柵極結構的多晶硅柵都連接到對應行的第二控制柵極線，同一行中的各所述存儲單元的所述第二柵極結構的多晶硅柵都連接到對應行的字線；

同一列中的各所述存儲單元的所述第一源漏區都連接到對應列的第一位線，同一列中的各所述存儲單元的所述第二源漏區都連接到對應列的第二位線；所述第一信息存儲位讀出時的源極線為所述第一位線以及位線電流輸出線為所述第二位線；所述第二信息存儲位讀出時的源極線為所述第二位線以及位線電流輸出線為所述第一位線；

參考電流產生電路由兩行參考存儲單元組成，各所述參考存儲單元的結構和所述存儲單元的結構相同；

同一行中的各所述參考存儲單元的所述第一柵極結構的多晶硅柵都連接到對應行的第一參考控制柵極線，同一行中的各所述參考存儲單元的所述第三柵極結構的多晶硅柵都連接到對應行的第二參考控制柵極線，同一行中的各所述參考存儲單元的所述第二柵極結構的多晶硅柵都連接到對應行的參考字線；

兩行所述參考存儲單元中的第一行參考存儲單元輸出由一個以上的所述參考存儲單元的第一信息存儲位對應的第一參考位線電流取平均形成的第一平均值電流；

兩行所述參考存儲單元中的第二行參考存儲單元輸出由一個以上的所述參考存儲單元的第二信息存儲位對應的第二參考位線電流取平均形成的第二平均值電流；

由所述第一平均值電流和所述第二平均值電流的平均值電流作為最終參考電流。

2.如權利要求1所示的雙分離柵閃存的參考電流產生電路，其特征在于：所述第一平均值電流由2個或4個以上所述參考存儲單元的第一信息存儲位對應的第一參考位線電流取平均得到。

3.如權利要求1所示的雙分離柵閃存的參考電流產生電路，其特征在于：所述第二平均值電流由2個或4個以上所述參考存儲單元的第二信息存儲位對應的第二參考位線電流取平均得到。

4.如權利要求1所示的雙分離柵閃存的參考電流產生電路，其特征在于：所述雙分離柵閃存的陣列結構中，所述第一位線由相鄰的兩列的所述存儲單元共用，所述第二位線由相鄰的兩列的所述存儲單元共用。

5.如權利要求1所述的雙分離柵閃存的參考電流產生電路，其特征在于：所述半導體襯底為硅襯底。

6.如權利要求2所述的雙分離柵閃存的參考電流產生電路，其特征在于：所述第一源漏區和所述第二源漏區都由N+區組成，所述半導體襯底為P型摻雜。

7.如權利要求6所述的雙分離柵閃存的參考電流產生電路，其特征在于：所述浮柵為多晶硅浮柵。

8.如權利要求7所述的雙分離柵閃存的參考電流產生電路，其特征在于：所述第一柵介質層的材料為氧化層，所述第二柵介質層的材料為氧化層，所述第三柵介質層的材料為氧化層。