[發明專利]半導體裝置及其制造方法

在審

• 申請號: 201810523022.4
• 申請日: 2018-05-28
• 公開（公告）號: CN109585292A
• 公開（公告）日: 2019-04-05
• 發明（設計）人: 詹佳玲;劉孟岳;林瑋耿
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/06;H01L29/78
• 代理公司: 隆天知識產權代理有限公司 72003
• 代理人: 馮志云;張福根

根據本公開一些實施例，提供半導體裝置的制造方法，其包含形成第一鰭片于基底的第一區上及第二鰭片于基底的第二區上。上述方法亦包含形成第一柵極堆疊于第一鰭片上，及形成第二柵極堆疊于第二鰭片上。上述方法更包含形成間隙物層于第一鰭片、第二鰭片、第一柵極堆疊及第二柵極堆疊上。此外，上述方法包含形成第一掩模于第二區的間隙物層上，且第一掩模覆蓋第二鰭片。形成第一掩模后，將具有第一摻雜型態的第一摻雜質注入第一鰭片上方的間隙物層內。上述方法亦包含移除第一掩模。上述方法更包含執行第一退火工藝，以將第一摻雜質導入第一鰭片，以及外延成長第一源極/漏極區于第一鰭片內。

技術領域

本公開一些實施例涉及半導體裝置及其制造方法，特別涉及利用摻雜工藝所形成的半導體裝置及其形成方法。

背景技術

半導體裝置被廣泛地運用在各種電子產品，例如個人電腦、手機、數位相機及其他電子設備。半導體裝置通常通過依序沉積絕緣或介電層、導電層及半導體層的材料于半導體基底上，并通過光刻圖案化各種材料層，以形成電路部件及元件于半導體基底上。

通過持續地減小最小部件尺寸，半導體工業持續改善各種電路組件(例如晶體管、二極管、電阻、電容等)的整合密度，以允許在單位面積內可以整合更多組件。然而，隨著最小部件的尺寸減小，產生其他的問題并且需要改善。

發明內容

根據本公開一些實施例，提供半導體裝置的制造方法，其包含形成第一鰭片于基底的第一區上及第二鰭片于基底的第二區上。上述方法亦包含形成第一柵極堆疊于第一鰭片上，及形成第二柵極堆疊于第二鰭片上。上述方法更包含形成間隙物層于第一鰭片、第二鰭片、第一柵極堆疊及第二柵極堆疊上。此外，上述方法包含形成第一掩模于第二區的間隙物層上，且第一掩模覆蓋第二鰭片。形成第一掩模后，將具有第一摻雜型態的第一摻雜質注入第一鰭片上方的間隙物層內。上述方法亦包含移除第一掩模。上述方法更包含執行第一退火工藝，以將第一摻雜質導入第一鰭片，以及外延成長第一源極/漏極區于第一鰭片內。

根據本公開一些實施例，提供半導體裝置的制造方法，其包形成由基底凸出的半導體鰭片。上述方法亦包含沉積間隙物層于半導體鰭片上。沉積間隙物層于半導體鰭片上后，以輪流重復的步驟將第一摻雜質注入間隙物層，且沉積第一摻雜質的摻雜質層于間隙物層上。上述方法更包含移除摻雜質層。此外，上述方法包含執行熱退火工藝，將第一摻雜質從間隙物層導入半導體鰭片。

根據本公開一些實施例，提供半導體裝置。上述半導體裝置包含從基底延伸的鰭片。上述半導體裝置亦包含圍繞鰭片的隔離區，且隔離區被摻雜第一摻雜型態的第一摻雜質。上述半導體裝置更包含位于鰭片上柵極堆疊。此外，上述半導體裝置包含柵極間隙物于鰭片上，且與柵極堆疊相鄰，柵極間隙物被摻雜第一摻雜質。上述半導體裝置亦包含輕摻雜區于鰭片內，且位于柵極間隙物下方，輕摻雜區被摻雜第一摻雜質。上述半導體裝置更包含外延源極/漏極區于鰭片內，外延源極/漏極區延伸穿過輕摻雜區，外延源極/漏極區具有第一摻雜型態。

附圖說明

本公開的各種樣態最好的理解方式為閱讀以下說明書的詳說明并配合所附附圖。應該注意的是，本公開的各種不同特征部件并未依據工業標準作業的尺寸而繪制。事實上，為使說明書能清楚敘述，各種不同特征部件的尺寸可以任意放大或縮小。

圖1是根據一些實施例，鰭式場效晶體管的立體圖；

圖2-圖5、圖6A、圖6B、圖6C、圖7A、圖7B、圖7C、圖8A、圖8B、圖8C、圖9A、圖9B、圖9C、圖10A、圖10B及圖10C是根據一些實施例，形成鰭式場效晶體管的中間各階段的剖面示意圖；

圖11是根據一些實施例，沉積系統的剖面示意圖；