[發明專利]優化電容陣列面積的SAR ADC比較電路及其開關控制方法

在審

• 申請號: 201810520144.8
• 申請日: 2018-05-28
• 公開（公告）號: CN108809314A
• 公開（公告）日: 2018-11-13
• 發明（設計）人: 徐代果;胡剛毅;李儒章;王健安;陳光炳;付東兵;王育新;徐世六;馮治華
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: H03M1/38
• 分類號: H03M1/38;H03M1/00
• 代理公司: 重慶輝騰律師事務所 50215
• 代理人: 王海軍

本發明涉及一種優化電容陣列面積的SAR ADC比較電路及其開關控制方法，屬于模擬或數模混合集成電路技術領域。包括采樣開關S0、電容陣列、開關陣列、正電阻串陣列、負電阻串陣列和比較器；所述電容陣列由n個容值相同的單位電容構成，所述開關陣列由n?1個一刀雙擲開關構成，為序號1～n?1單位電容的下極板提供電位切換；正、負電阻串陣列分別為序號1～n?1的單位電容下極板提供正、負基準電壓；所有單位電容的上級板接比較器的“?”輸入端，序號0的單位電容下級板接地，n表示逐次逼近型模型模數轉換器的量化精度。本發明可以極大程度上減小了SAR ADC的電容陣列面積，SAR ADC芯片面積明顯減小，明顯降低了芯片的制造成本。

技術領域

本發明屬于模擬或數模混合集成電路技術領域，涉及一種優化電容陣列面積的SAR ADC比較電路及其開關控制方法。

背景技術

近年來，隨著集成電路制造技術的不斷發展，CMOS器件的特征尺寸不斷減小，模數轉換器技術得到了快速的發展。逐次逼近型模數轉換器(SAR ADC)由其工作原理決定了它相較于其它結構在功耗上有天然的優勢，由于低功耗的要求，SAR ADC中DAC結構的主流技術是采用電容陣列。在主流工藝技術中，由于電容器是通過增加面積來提高容值，因此，在SAR ADC中，電容陣列占據了整個芯片的大部分面積。在先進工藝中，隨著面積的增加，芯片的制造成本急劇增加；另一方面，大容值的電容在充放電時會消耗大量的功耗，不利于SARADC低功耗的實現，同時，由于大電容的建立時間較長，也給SAR ADC的速度提升帶來了困難。

發明內容

有鑒于此，為了克服現有的SAR ADC陣容面積過大，芯片制造成本較高的問題，本發明提供一種優化電容陣列面積的SAR ADC比較電路及其開關控制方法。

一方面，本發明提出了優化電容陣列面積的SAR ADC比較電路，包括采樣開關S0、電容陣列、開關陣列、正電阻串陣列、負電阻串陣列和比較器；所述電容陣列由n個容值相同的單位電容構成，所述開關陣列由n-1個一刀雙擲開關構成，為序號1～n-1單位電容的下極板提供電位切換；正、負電阻串陣列均包括多個串聯的單位電阻，正電阻串陣列的一端接地，另一端接使能開關后再接峰值電壓VP，負電阻串陣列一端接地，另一端接使能開關后再接入谷值電壓VN，VP＝-VN；正、負電阻串陣列分別為序號1～n-1的單位電容下極板提供正、負基準電壓；所有單位電容的上級板接比較器的“-”輸入端，比較器的“+”輸入端接地，序號0的單位電容下級板接地，n表示逐次逼近型模型模數轉換器的量化精度。

進一步的，所述采樣開關S0的一端接輸入信號Vin，另一端接電容陣列的上極板。

進一步的，序號1～n-1的單位電容均被分為大小相同的兩個小電容，從而按序號1～n-1形成兩組小電容，每組小電容均對應有一個開關陣列；正電阻串陣列為序號1～n-1的小電容依次提供大小為Vrefp，2¹Vrefp，…，2^(n-3)Vrefp，2^(n-2)Vrefp的正基準電壓，負電阻串陣列為序號為1～n-1小電容依次提供大小為Vrefn，2¹Vrefn，…，2^(n-3)Vrefn，2^(n-2)Vrefn的負基準電壓，由單刀雙擲開關選擇其對應位置的小電容連接對應大小的正基準電壓或者負基準電壓。

進一步的，正、負電阻串陣列的電阻總數量均為：N＝2^n-2+1。

進一步的，對于正電阻串陣列，Vrefp＝IR，…，2^n-2Vrefp＝2^n-2IR；對于負電阻串陣列，Vrefn＝I'R，…，2^n-2Vrefn＝2^n-2I'R；R表示電阻的阻值。

另一方面，本發明提出優化電容陣列面積的SAR ADC比較電路的開關控制方法，包括：

1)采樣階段