[發(fā)明專利]優(yōu)化電容陣列面積的SAR ADC比較電路及其開(kāi)關(guān)控制方法在審
| 申請(qǐng)?zhí)枺?/td> | 201810520144.8 | 申請(qǐng)日: | 2018-05-28 |
| 公開(kāi)(公告)號(hào): | CN108809314A | 公開(kāi)(公告)日: | 2018-11-13 |
| 發(fā)明(設(shè)計(jì))人: | 徐代果;胡剛毅;李儒章;王健安;陳光炳;付東兵;王育新;徐世六;馮治華 | 申請(qǐng)(專利權(quán))人: | 中國(guó)電子科技集團(tuán)公司第二十四研究所 |
| 主分類號(hào): | H03M1/38 | 分類號(hào): | H03M1/38;H03M1/00 |
| 代理公司: | 重慶輝騰律師事務(wù)所 50215 | 代理人: | 王海軍 |
| 地址: | 400060 *** | 國(guó)省代碼: | 重慶;50 |
| 權(quán)利要求書(shū): | 查看更多 | 說(shuō)明書(shū): | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 單位電容 電容陣列 開(kāi)關(guān)控制 開(kāi)關(guān)陣列 比較器 負(fù)電阻 下極板 減小 數(shù)模混合集成電路 負(fù)基準(zhǔn)電壓 模數(shù)轉(zhuǎn)換器 逐次逼近型 采樣開(kāi)關(guān) 電位切換 雙擲開(kāi)關(guān) 制造成本 接地 輸入端 正電阻 優(yōu)化 量化 芯片 下級(jí) | ||
1.一種優(yōu)化電容陣列面積的SAR ADC比較電路,其特征在于:包括采樣開(kāi)關(guān)S0、電容陣列、開(kāi)關(guān)陣列、正電阻串陣列、負(fù)電阻串陣列和比較器;所述電容陣列由n個(gè)容值相同的單位電容構(gòu)成,所述開(kāi)關(guān)陣列由n-1個(gè)一刀雙擲開(kāi)關(guān)構(gòu)成,為序號(hào)1~n-1單位電容的下極板提供電位切換;正、負(fù)電阻串陣列均包括多個(gè)串聯(lián)的單位電阻,正電阻串陣列的一端接地,另一端接使能開(kāi)關(guān)后再接峰值電壓VP,負(fù)電阻串陣列一端接地,另一端接使能開(kāi)關(guān)后再接入谷值電壓VN,VP=-VN;正、負(fù)電阻串陣列分別為序號(hào)1~n-1的單位電容下極板提供正、負(fù)基準(zhǔn)電壓;所有單位電容的上級(jí)板接比較器的“-”輸入端,比較器的“+”輸入端接地,序號(hào)0的單位電容下級(jí)板接地,n表示逐次逼近型模型模數(shù)轉(zhuǎn)換器的量化精度。
2.根據(jù)權(quán)利要求1所述的優(yōu)化電容陣列面積的SAR ADC比較電路,其特征在于:所述采樣開(kāi)關(guān)S0的一端接輸入信號(hào)Vin,另一端接電容陣列的上極板。
3.根據(jù)權(quán)利要求1所述的優(yōu)化面積的SAR ADC電容陣列,其特征在于:序號(hào)1~n-1的單位電容均被分為大小相同的兩個(gè)小電容,從而按序號(hào)1~n-1形成兩組小電容,每組小電容均對(duì)應(yīng)有一個(gè)開(kāi)關(guān)陣列;正電阻串陣列為序號(hào)1~n-1的小電容依次提供大小為Vrefp,21Vrefp,…,2(n-3)Vrefp,2(n-2)Vrefp的正基準(zhǔn)電壓,負(fù)電阻串陣列為序號(hào)為1~n-1小電容依次提供大小為Vrefn,21Vrefn,…,2(n-3)Vrefn,2(n-2)Vrefn的負(fù)基準(zhǔn)電壓,由單刀雙擲開(kāi)關(guān)選擇其對(duì)應(yīng)位置的小電容連接對(duì)應(yīng)大小的正基準(zhǔn)電壓或者負(fù)基準(zhǔn)電壓。
4.根據(jù)權(quán)利要求3所述的優(yōu)化電容陣列面積的SAR ADC比較電路,其特征在于:正、負(fù)電阻串陣列的電阻總數(shù)量均為:N=2n-2+1。
5.根據(jù)權(quán)利要求3所述的優(yōu)化電容陣列面積的SAR ADC比較電路,其特征在于:對(duì)于正電阻串陣列,Vrefp=IR,…,2n-2Vrefp=2n-2IR;對(duì)于負(fù)電阻串陣列,Vrefn=I'R,…,2n-2Vrefn=2n-2I'R;R表示電阻的阻值。
6.一種優(yōu)化電容陣列面積的SAR ADC比較電路的開(kāi)關(guān)控制方法,其特征在于,包括:
1)采樣階段
當(dāng)電容陣列處于采樣狀態(tài)時(shí),采樣開(kāi)關(guān)S0導(dǎo)通,電容陣列中每個(gè)電容的上極板接輸入信號(hào)Vin,其中一組小電容按序號(hào)1~n-1依次接正基準(zhǔn)電壓Vrefp,21Vrefp,…,2(n-3)Vrefp,2(n-2)Vrefp;另一組小電容按序號(hào)1~n-1依次接負(fù)基準(zhǔn)電壓Vrefn,21Vrefn,…,2(n-3)Vrefn,2(n-2)Vrefn;當(dāng)采樣完成后,采樣開(kāi)關(guān)S0關(guān)斷;
2)比較階段
比較器對(duì)采樣結(jié)果進(jìn)行第一次比較,第一次比較完成后,比較器的輸出信號(hào)控制最高位電容,即序號(hào)n-1單位電容處開(kāi)關(guān)的切換,如果比較器的輸出為0,組成最高位電容的兩個(gè)小電容都接基準(zhǔn)電壓2(n-2)Vrefn,如果比較器的輸出為1,組成最高位電容的兩個(gè)小電容都接基準(zhǔn)電壓2(n-2)Vrefp,其他開(kāi)關(guān)保持上一個(gè)狀態(tài);
最高位開(kāi)關(guān)切換完成后,比較器開(kāi)始第二次比較器,第二次比較完成后,比較器的輸出信號(hào)次高位電容,即序號(hào)n-2單位電容處開(kāi)關(guān)的切換,如果比較器的輸出為0,組成次高位電容的兩個(gè)小電容都接基準(zhǔn)電壓2(n-3)Vrefn,如果比較器的輸出為1,組成次高位電容的兩個(gè)小電容都接基準(zhǔn)電壓2(n-3)Vrefp,其他開(kāi)關(guān)保持上一個(gè)狀態(tài),以此類推,直到控制最低位電容,即序號(hào)1單位電容處的開(kāi)關(guān)完成相應(yīng)的切換,完成一個(gè)逐次逼近過(guò)程。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于中國(guó)電子科技集團(tuán)公司第二十四研究所,未經(jīng)中國(guó)電子科技集團(tuán)公司第二十四研究所許可,擅自商用是侵權(quán)行為。如果您想購(gòu)買(mǎi)此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請(qǐng)聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201810520144.8/1.html,轉(zhuǎn)載請(qǐng)聲明來(lái)源鉆瓜專利網(wǎng)。
- 電容陣列及其版圖設(shè)計(jì)方法
- 逐次逼近模數(shù)轉(zhuǎn)換器的電容陣列結(jié)構(gòu)
- 偽差分電容型逐次逼近模數(shù)轉(zhuǎn)換器
- 偽差分電容型逐次逼近模數(shù)轉(zhuǎn)換器
- 一種分列式電容陣列結(jié)構(gòu)SAR ADC
- 一種壓控振蕩器及溫漂補(bǔ)償方法
- 一種高能效模數(shù)轉(zhuǎn)換器及其控制方法
- 電容陣列、SAR型模數(shù)轉(zhuǎn)換器及電容校準(zhǔn)方法
- DAC電容陣列、SAR型模數(shù)轉(zhuǎn)換器及模數(shù)轉(zhuǎn)換方法
- 一種模數(shù)轉(zhuǎn)換器及其控制方法





