[發明專利]一種隔離高壓輸入的傳輸門電路

在審

• 申請號: 201810509010.6
• 申請日: 2018-05-24
• 公開（公告）號: CN108540116A
• 公開（公告）日: 2018-09-14
• 發明（設計）人: 張金弟;朱樂永;楊磊;章良;王銘義;劉松強;林嘯
• 申請（專利權）人: 上海芯圣電子股份有限公司
• 主分類號: H03K17/687
• 分類號: H03K17/687
• 代理公司: 暫無信息
• 代理人: 暫無信息

本發明提供一種結構簡單、可靠性高的隔離高壓輸入的傳輸門電路，屬于電子電路技術領域。傳輸門電路包括NMOS管M1、PMOS管M2和N級上拉電路，NMOS管M1的漏極/源極與傳輸門電路的輸入VIN連接；NMOS管M1的源極/漏極與PMOS管M2的源極連接，同時與傳輸門電路的輸出VOUT連接，NMOS管M1和PMOS管M2的柵極通相反的電壓控制信號；所述N級上拉電路串聯連接在輸入VIN與PMOS管M2的漏極之間，用于當傳輸門電路處于斷開狀態時，使PMOS管M2的漏極電壓和電壓VDD相同，N為大于1的正整數在實現相同隔離效果的情況下，每多加一級上拉電路，則可以有效降低上拉電路中PMOS管的尺寸。

技術領域

本發明涉及一種傳輸門電路,特別涉及一種隔離高壓輸入的傳輸門電路,屬于電子電路技術領域。

背景技術

在傳統的電路中，PMOS管和NMOS管一起可以組成傳輸門，如圖1所示。圖中CLK和為電壓相反的信號，即當CLK為高電壓時，為低電壓，反之亦然。當CLK為低電壓時，傳輸門導通；當CLK為高電壓時，傳輸門斷開。CLK的高電壓一般等于芯片的供電電壓，比如為5V。

在實際應用過程中，常出現輸入VIN高壓的現象，比如8V，此時傳統的傳輸門無法實現斷開功能。因為當輸入VIN上的電壓高于PMOS管電壓域電壓后，即使傳輸門處于斷開狀態，但其中的PMOS管卻關不斷，VIN還是會通過傳輸門影響到輸出VOUT的值。此時傳輸門就失去了作為開關的關的作用。

針對上述技術問題，現有技術常規的解決辦法是將PMOS管的電壓域增加，使得輸入VIN上的電壓值不高于PMOS管電壓域的電壓。這樣當傳輸門處于斷開狀態時，傳輸門可以正常關斷，輸入VIN上的高電壓不會通過傳輸門影響到輸出VOUT上的電壓信號。但是該方法仍存在局限性：抬高PMOS管的電壓域會使得電路的復雜性增加，不僅會增加電路成本，而且還會導致電路的可靠性降低。

發明內容

針對上述問題,本發明提供一種結構簡單、可靠性高的隔離高壓輸入的傳輸門電路。

本發明的一種隔離高壓輸入的傳輸門電路，所述傳輸門電路包括NMOS管M1和PMOS管M2，NMOS管M1的漏極/源極與與傳輸門電路的輸入VIN連接；NMOS管M1的源極/漏極與PMOS管M2的源極連接，同時與傳輸門電路的輸出VOUT連接，NMOS管M1和PMOS管M2的柵極控制信號相位相反；

所述傳輸門電路還包括N級上拉電路，所述N級上拉電路串聯連接在輸入VIN與PMOS管M2的漏極之間，用于當傳輸門電路處于斷開狀態時，使PMOS管M2的漏極電壓和電壓VDD相同，N為大于1的正整數。

優選的是，每級上拉電路由第一PMOS管和第二PMOS管組成；

第一PMOS管的源極接電壓VDD，第一PMOS管的漏極與第二PMOS管的源極連接，且作為該級上拉電路的一個連接端，第二PMOS管的漏極為該級上拉電路的另一個連接端，所述第一PMOS管和第二PMOS管的柵極控制信號相位相反，第二PMOS管與NMOS管M1的柵極控制信號相位相反。

優選的是，當N等于2時，a₁/a₂＞0.5，a₁表示第一PMOS管的溝道寬度和長度的比值，a₂表示第二PMOS管的溝道寬度和長度的比值。

優選的是，當N等于3時，a₁/a₂＞0.025，a₁表示第一PMOS管的溝道寬度和長度的比值，a₂表示第二PMOS管的溝道寬度和長度的比值。

優選的是，所述輸入VIN的電壓小于10V，進一步優選地，所述輸入VIN電壓為5-8V。